跪求allegro快速换线的skill?

xh450321

设计FPGA的时候，常有换net的需求，每次都是手动列表或者直接给硬件对着PCB换，有没有可以快速实现换线的skill，例如可以把需要换线的自动列成表格，这样就可以省去不少时间，谁有类似的skill，可以分享下么
, O8 R% h  d8 x4 X

EagleJi

9 u# {+ t* ^* c1 x
我有个快捷的方式，你首先找到建这个库的时候产生的device文件，为txt格式，不会建库的问你们建库工程师要。然后在logic--part logic 里面找到这个器件，在device下面把原来的文件名删掉，换成你们建库的这个名称的文件。记得文件要放在你当前brd的文档下面。
; K5 i( ?5 p8 a+ f8 ~6 z然后点击modify--apply.  等待一会儿后点击OK 关闭。

3 @) l7 j) E, I. m) Y) s然后在place--swap-- pins  可以自由换pin， 你可以根据你自己要的走线方式来自由换pin, 记得自己要确认好交换的规则。
. ^& Z7 f9 _6 i, V5 W) \2 G5 L6 Y' E然后一边换pin 一边接线，等线接完，pin 也就换好了。

- ?7 P0 ]9 f  w  o8 U最后show comps 可以得到整个器件的管脚名字和信号名字的弹窗。直接复制其中的信息给到电子去改原理图即可。
% x$ W8 n# e! y# c* M+ I' L5 }
也可以反导到原理图中，直接修改原理图。但是需要电子工程师检查是否由于你的误操作导致哪些不能换的管脚被更改。

8 |# f& ^1 V- b2 a9 v; \# \6 k- V最后，一个CPLD的交换，之前基本上是一周做一个。但是用这个方法，从0开始走线到换管脚结束，基本上可以做到3天一个。
希望对你有帮助。

xygongkui

我也需要。