EDA365电子论坛网

标题: 可靠度测试后发现package有漏电情况，什么原因 [打印本页]

作者: 蔷薇123 时间: 2023-1-6 11:06
标题: 可靠度测试后发现package有漏电情况，什么原因

碰到一个500v LDMOS chips 可靠度测试后发现有漏电, 但是如果如果开盖就没事,代工有人说是package 材料，开盖 DIE 没漏电

作者: nevadaooo 时间: 2023-1-6 13:11
可以做SAT 超声波扫描，能检测出是否有分层，有分层就是封装漏电了

作者: somethingabc 时间: 2023-1-11 15:42
原因找到了吗

作者: Copper_Hou 时间: 2023-4-21 16:18
既然封装后测有漏流，decap后没漏流，就可以断定是封装工序的问题。可能是封装材质中混入了导电杂质，或者封装过程中die pads-package pads间的bonding wire中有受到挤压出现接触造成短路等封装工序的异常问题。

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)