这个PCI-E差分信号的电阻是如何接的？

jiangchun9981

4 z* T9 v  @% l9 `
  W1 K1 {2 K' X! ^8 g/ K4 A

3 q& o0 Z4 A" y7 u, C  [

' i' N( T2 ^2 `4 G. V- ^; R
  v' R# O$ n) R( A" a9 M  m如手册里说的几个100欧的差分电阻是怎么接的？ 这里差分线的PULL DOWN ，PULL UP指什么？

bruce8949

,确实如此！
如果hw design需要注意的地方，pdf会详细说明的

jiangchun9981

非常感谢！ 查找过很多资料了，特别找到是TI关于电平匹配方面到文档，确实是如2楼说的，可以直接链接就可以了。芯片(in chip)内部已经有匹配电阻了。

beyondoptic

这里的100ohm是指PCIE2的100ohm差分阻抗，上下拉是指CML电路内部已经匹配好的电路，你做PCB设计不用关心那个。这个PCIE带了均衡和加重。
  E! t3 f: @/ g+ {8 E