ARM GICv3-GIC流协议正在从CPU接口检索中断如何解释？

chanfu

如GIC流规范中所述，可能有两个原因：
8 o1 I2 w/ v  t- l1 c  C& _
4 f1 ~: N; [5 k" y1、GICD_CTLR中的相关组启用已通过软件清除（我可以理解）。
0 V' k* T+ m) H/ {
2、将未决中断配置为使用N的1模型，并且IRI选择其他目标PE。
' ]( C  ~, A/ v! A
7 }7 U6 d+ U$ t! \* ~# Q9 R! Y由于第二个原因，因为仅将中断（SPI）发送到目标PE，而不是将其广播到共享该中断的所有PE，
+ V+ i2 U: y) }0 I) |% P( |
只有连接到PE的再分配器应将Set x Command发送到CPU接口。因此，根据我的理解，这个原因似乎是不合理的。

itch

假设我们选择了内核X，并将中断转发到该内核。核心X可能不处理中断。它可能很忙，可能设置了PSTATE掩码位，等等...看到中断没有被激活，GIC可以决定从内核X检索中断，然后将其发送到内核Y。
4 O$ m! Q! W* B

oponi

如果将SPI配置为N的1-，当中断待处理时，GIC将选择可用内核之一，并将中断转发到该内核。GIC选择目标的方式取决于实现，并且每次中断待处理时都可能改变。
  a) v4 U+ s: J