本帖最后由 超級狗 于 2022-8-19 10:36 编辑
6 t! P! j9 _9 d* T$ a: l8 W7 E& ^- \
邏輯閘(Logic Gate)輸入和輸出端間接了反饋電阻(Feedback Resistor),能為邏輯閘(Logic Gate)特性以外,多提供一些輸入電壓的遲滯(Hysteresis)效果。
o6 g- P9 J$ O3 ?+ k
! }+ A/ c1 I) F3 i4 C2 ^. @# l 多些遲滯(Hysteresis)能減少訊號毛刺(Glitch)的問題。這種作法,在施密特觸發(Schmitt Triger)邏輯閘(Logic Gate)不普及的年代,有不少人會這樣設計;施密特觸發(Schmitt Triger)邏輯閘(Logic Gate)普及之後,如果有人嫌遲滯(Hysteresis)效果不夠時,偶爾還是見到有人會這樣做。
2 [; n8 `, @, w這電路在一般情況下不會有問題,但遲滯(Hysteresis)的反面效果就是會讓反應變慢,在高速應用是不建議這樣做的。
- h1 K2 ~; s$ l# c7 H
" f) V" }* M' q5 s$ ~4 ?8 N |