EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
一般来说,对半导体器件在研制、生产和使用过程中出现小量的失效是很难避免的,随着人们对产品质量的要求不断提高,失效分析工作也显得越来越重要,通过对具体的失效芯片进行分析,可以帮助电路设计人员找到器件设计上的缺陷、工艺参数的不匹配、外围线路设计不合理或误操作等引起的问题。半导体器件的失效分析必要性主要表现在以下几个方面: 1 }+ H" h8 m2 Z d+ t9 Y- L& [; U; {
(1) 失效分析是确定器件芯片失效机理的必要手段; / s. V5 u' x6 [. G' @7 ^$ T1 }
(2) 失效分析为有效的故障诊断提供了必要的依据和信息; ! Q0 m$ S. w$ v5 W1 i1 y3 b
(3) 失效分析为设计工程师不断改进或者修复芯片的设计,使之与设计规范更加合理提供必要的反馈信息;
2 o. F7 Z3 o4 q (4)失效分析可以为生产测试提供必要的补充,为验证测试流程的优化提供必要的信息基础。 z! _- y$ w- J, R4 e. A
对于半导体二极管、三极管或集成电路的失效分析,都要先进行电参数的测试,在光学显微镜下做外观检查之后,再进行去除外封装,在保持芯片功能的完整性的同时要尽量保持内外引线、键合点和芯片表面不受损伤,为下一步的分析做准备。
G) t4 }. Y/ ?! b 用扫描电镜和能谱仪来做这方面的分析:包括微观形貌观察、失效点的寻找、缺陷点的观察和定位、精确测量器件的微观几何尺寸和大致的表面电位分布以及数字门电路的逻辑判断(用电压衬度像的方法)等;用能谱仪或波谱仪来做这方面的分析有:微观的元素组成成分分析、材料结构或污染物的分析等。
- N+ p, \6 q5 X' J% z1.半导体器件的表面缺陷与烧毁 半导体器件的表面缺陷与烧毁这两种都是比较常见的失效方式,如图1所示是集成电路纯化层的缺损。 6 y+ {% }, M. x9 p& Q3 L; B
图2所示是集成电路金属化层的表面缺陷。 3 _0 t+ G: f4 p& n! u* A. K
图3所示是集成电路两金属条间的击穿通道。 4 x# a* F% D9 t0 `3 I
图4所示是微波器件中的空气桥上的金属条下塌、歪斜变形。
+ a3 L K0 s7 e$ w1 G: E 图5所示是微波管的栅极烧毁。
m: S/ r$ ?. s$ h8 N0 h 图6所示是集成电巧金属化线受到机械损伤。
: L3 R: T# h/ ^, y" p' H& e 图7所示是台面二极管芯片幵裂、缺损。
+ k9 L5 x# H. M. W/ i- q 图8所示是集成电路输入端的保护二极管击穿。 6 X3 w) J* i: l/ D5 Z: |% ?
图9所示是集成电路芯片表面受到机械撞击而损伤。
3 o5 g: a" ]) m3 U; P 图10所示是集成电路芯片局部烧毁。
: B: ^# w) @1 _) ^2 U6 d+ j 图11所示是二极管芯片被击穿、严重烧毁,击穿点都变成熔融状态。 6 ?4 Q, B3 t3 x# A8 e+ y# O4 K* U
图12所示是氮化镓微波功率管芯片烧毁,烧毁点所呈现熔融的溅射状态。 2 X8 N; |: R+ l! J5 g
半导体器件从制造、包装、运输直至在电路板上进行的接插、装焊、整机组装等过程都是在静电的威胁之下进行的。在这个过程中,运输因移动频繁、容易暴露在外界所产生的静电而受到破坏,所以传送与运输过程需要特别注意静电防护,以减少损失。
G1 Y( s5 a0 D- k) U# z* P% u b 在半导体器件中以单极型的MOS管和MOS集成电路对静电尤为敏感,特别是MOS管,因它本身的输入电阻很高,而栅-源极间电容又非常小,所以极易受外界电磁场或静电的感应而带电,又因在静电产生时,难于及时泄放电荷,所以容易引起积累的静电对器件瞬时的击穿。静电击穿的形式主要是电巧型击穿,即栅极的薄氧化层被击穿,形成针孔,使栅极与源极间或栅极与漏极间短路。 + Z+ ?! v" o) \; d: J
而相对于MOS管来说MOS集成电路抗静电的击穿能力相对略好一些,因MOS集成电路的输入端都设有保护二极管。一旦有大的静电电压或浪涌电压进入多数可以由保护二极管导通到地,但若电压太高或瞬间的放大电流太大,有时保护二极管也会自身,如图8所示。 9 y- L- A2 M. o) b3 I6 b
图13所展示的几幅照片都是MOS集成电路的静电击穿形貌,击穿点小而深,呈现熔融溅射状态,这种静电击穿的结果是会导致器件输入端或电源端对地短路而失效。 6 _& Y+ u3 {& T
图14所示为计算机硬盘磁头受到静电击穿的形貌照片。
& p; r" _+ P/ U r |