我想用Spartan 3接DDR,地址控制线中间不想串电阻了,因为串电阻的话FPGA扇出要打孔,导线内层走出来接电阻要打孔,电阻出来又要打孔到内层,过孔太多了,仿真不加电阻时在FAST模式下过冲太大,所以想可不可以把SSTL电平标准的驱动强度减小点,省去RS,PDF中没提到,不知道可不可以设置, 5 S N% Z8 S, U / d) R; Y. h9 D; R; |还有地址线上VTT的那个电阻也不想接了,我是2片DDR,串电阻仿真还过得去,不知可以不,( I9 T# l, b) d4 f( F4 G