" a+ w$ d' c% U6 H, O6 R将原本不同功能的 IC，整合在一颗芯片中。藉由这个方法，不单可以缩小体积，还可以缩小不同 IC 间的距离，提升芯片的计算速度。SOC称为系统级芯片，也有称片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术，用以实现从确定系统功能开始，到软/硬件划分，并完成设计的整个过程。 - i4 m5 |! P; |; d! U# L h( \- i' V+ k
SOC与SIP之比较 5 K) Y$ J& _- V. W; d L5 ] z* n: z% [( ]1 I
自集成电路器件的封装从单个组件的开发，进入到多个组件的集成后，随着产品效能的提升以及对轻薄和低耗需求的带动下，迈向封装整合的新阶段。在此发展方向的引导下，形成了电子产业上相关的两大新主流：系统单芯片SOC（System on Chip）与系统化封装SIP（System in a Package）。( O5 V; O7 b7 m! L# ~/ [
* H1 ^, ]; U9 z1 SSOC与SIP是极为相似，两者均将一个包含逻辑组件、内存组件，甚至包含被动组件的系统，整合在一个单位中。* d6 K" @5 S. `* Q- g
/ y. B$ Y0 e( B$ o0 @7 SSOC是从设计的角度出发，是将系统所需的组件高度集成到一块芯片上。 5 A' r8 B( W/ Y$ P; F& ]# I r# g) m( @) _; z% ]* P
SIP是从封装的立场出发，对不同芯片进行并排或叠加的封装方式，将多个具有不同功能的有源电子元件与可选无源器件，以及诸如MEMS或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装件。2 D* y% b3 K$ D$ E) }" ~8 o
+ M; S0 V$ a1 ?! K4 M" K/ z x构成SIP技术的要素是封装载体与组装工艺，前者包括PCB、LTCC、Silicon Submount（其本身也可以是一块IC），后者包括传统封装工艺（Wire bond和Flip Chip）和SMT设备。无源器件是SIP的一个重要组成部分，如传统的电容、电阻、电感等，其中一些可以与载体集成为一体，另一些如精度高、Q值高、数值高的电感、电容等通过SMT组装在载体上。 0 t$ K- L1 H0 t- h/ A1 B" r7 ~# B
6 i% @$ M1 L& c% m: D. ^1 x' k
9 r( L7 {1 {& n8 r( v. i& B$ ?SIP封装8 |. ^) J: M) W8 _ U1 ~0 y [
5 \$ o4 S2 L7 w' \6 ~' A从集成度而言，一般情况下，SOC只集成AP之类的逻辑系统，而SiP集成了AP+mobile DDR，某种程度上说SIP=SOC+DDR，随着将来集成度越来越高，emmc也很有可能会集成到SIP中。3 _/ U1 w8 p+ ^) c. e& O, W
; w3 C, b' p8 H2 F U+ s
从封装发展的角度来看，因电子产品在体积、处理速度或电性特性各方面的需求考量下，SOC曾经被确立为未来电子产品设计的关键与发展方向。但随着近年来SOC生产成本越来越高，频频遭遇技术障碍，造成SoC的发展面临瓶颈，进而使SIP的发展越来越被业界重视。: I& R& t; M. z; H( d
. q% u5 W6 M" ^/ m. J1 E1 o! a( |SIP的封装形态( G, V2 l( Q8 u5 u* Y
' b6 I# }( U4 y dSIP封装技术采取多种裸芯片或模块进行排列组装，若就排列方式进行区分可大体分为平面式2D封装和3D封装的结构。相对于2D封装，采用堆叠的3D封装技术又可以增加使用晶圆或模块的数量，从而在垂直方向上增加了可放置晶圆的层数，进一步增强SIP技术的功能整合能力。而内部接合技术可以是单纯的线键合（Wire Bonding），也可使用覆晶接合（Flip Chip），也可二者混用。4 K: e% g3 I. L+ y; z! [% J
( U8 E% q7 V4 q. O3 }) B
另外，除了2D与3D的封装结构外，还可以采用多功能性基板整合组件的方式——将不同组件内藏于多功能基板中，达到功能整合的目的。不同的芯片排列方式，与不同的内部接合技术搭配，使SIP的封装形态产生多样化的组合，并可依照客户或产品的需求加以客制化或弹性生产。/ P$ B# W, o2 a) L& S
, v: |$ v& ?9 Y
几种SIP封装方案 0 B$ \- ^4 k1 X5 F4 _7 h; n4 u8 F" j Q1 P: \: |+ B
SIP的技术难点 3 V6 i4 } \6 q% `8 x* g1 L5 O 6 V* W, m+ `0 W: ]/ L4 ^" QSIP的主流封装形式是BGA，但这并不是说具备传统先进封装技术就掌握了SIP技术。2 c) \" V. d9 c l; @6 c8 R# x
6 }( E9 v% n" @4 K对于电路设计而言，三维芯片封装将有多个裸片堆叠，如此复杂的封装设计将带来很多问题：比如多芯片集成在一个封装内，芯片如何堆叠起来；再比如复杂的走线需要多层基板，用传统的工具很难布通走线；还有走线之间的间距，等长设计，差分对设计等问题。 0 P1 d" z; L) s* Z* _0 [5 g" n' A! b! ~+ c0 ]9 k
此外，随着模块复杂度的增加和工作频率（时钟频率或载波频率）的提高，系统设计的难度会不断增加，设计者除具备必要的设计经验外，系统性能的数值仿真也是必不可少的设计环节。 % Y- J% d9 {8 U0 F' q' j8 O 8 }, h1 i i7 a4 d0 w' HSOC与SIP技术趋势5 Q6 I! z! Y x% _' Y% g# i