ARM嵌入式IIS音频总线原理

showmaker

一、I2S总线概述
& V) d6 P0 A1 `6 |0 n% b0 A        音响数据的采集、处理和传输是多媒体技术的重要组成部分。众多的数字音频系统已经进入消费市场，例如数字音频录音带、数字声音处理器。对于设备和生产厂家来说，标准化的信息传输结构可以提高系统的适应性。I2S(Inter—IC Sound)总线是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专责于音频设备之间的数据传输，广泛应用于各种多媒体系统。

) j. C/ ^5 _; D: k* A  V7 ?
% ]  T2 ?0 A4 [3 j% C) |$ P$ Q二、I2S总线规范
- v/ u( d' {. V4 c8 Z2 ^7 m    I2S总线拥有三条数据信号线：
8 U& Y3 x+ p, i1、SCK: (continuous serial clock)  串行时钟
         对应数字音频的每一位数据，SCK都有1个脉冲。SCK的频率=2×采样频率×采样位数。
2、WS: (word select)  字段（声道）选择
         用于切换左右声道的数据。WS的频率＝采样频率。
9 a5 V# L* x1 B' e         命令选择线表明了正在被传输的声道。
# m; U% T: S3 s& Z         WS为“1”表示正在传输的是左声道的数据。
- ]6 e" ?- k4 X; d+ B2 K& b, ]         WS为“0”表示正在传输的是右声道的数据。
  L$ U* ?8 V0 F& k2 _; J         WS可以在串行时钟的上升沿或者下降沿发生改变，并且WS信号不需要一定是对称的。在从属装置端，WS在时钟信号的上升沿发生改变。WS总是在最高位传输前的一个时钟周期发生改变，这样可以使从属装置得到与被传输的串行数据同步的时间，并且使接收端存储当前的命令以及为下次的命令清除空间。
1 Q# l- U( n) i4 S# \3、SD: (serial data)  串行数据
         用二进制补码表示的音频数据。 I2S格式的信号无论有多少位有效数据，数据的最高位总是被最先传输(在WS变化(也就是一帧开始)后的第2个SCK脉冲处)，因此最高位拥有固定的位置，而最低位的位置则是依赖于数据的有效位数。也就使得接收端与发送端的有效位数可以不同。如果接收端能处理的有效位数少于发送端，可以放弃数据帧中多余的低位数据；如果接收端能处理的有效位数多于发送端，可以自行补足剩余的位(常补足为零)。这种同步机制使得数字音频设备的互连更加方便，而且不会造成数据错位。为了保证数字音频信号的正确传输，发送端和接收端应该采用相同的数据格式和长度。当然，对I2S格式来说数据长度可以不同。
* [$ W5 H% I4 G# D: A! p   对于系统而言，产生SCK和WS的信号端就是主设备，用MASTER表示，简单系统示意图如图1所示:

' [2 r6 q, A* t% U, k8 J% j" [图1 简单系统配置和基本接口时序

0 y. D6 H6 d2 q! V另一个基本的接口时序图可以参看图2所示：

% M( J- D: }- L# z4、时序要求
       在IIS总线中，任何设备都可以通过提供必需的时钟信号成为系统的主设备置，而从属设备通过外部时钟信号来得到它的内部时钟信号，这就意味着必须重视主设备和数据以及命令选择信号之间的传播延迟，总的延迟主要由两部分组成：
      1.外部时钟和从设备的内部时钟之间的延迟
      2.内部时钟和数据信号以及命令选择信号之间的延迟
1 \' X" c: m: h: p! U) D# r      对于数据和命令信号的输入，外部时钟和内部时的延迟不占据主导的地位，它只是延长了有效的建立时间(set-up time)。延迟的主要部分是发送端的传输延迟和设置接收端所需的时间。见图3和图4：

图3

% E2 Q! R; W$ E2 M7 {7 _  O) m

图4  

其中：

8 T1 c* p" g% z: w. n6 Y/ \

5、电气特性
3 x" z5 y- g; w8 D+ U输出电压:
        VL <0.4V     
           VH>2.4V
: m/ z& i0 _$ {" j输入电压
         VIL=0.8V   
! a# x2 B9 N6 y- Y" P& X2 g            VIH=2.0V
1 s: v. P3 H- P6 u  G1 T" J0 j注：目前使用的TTL电平标准，随着其他IC（LSI）的流行，其他电平也会支持。

hunterccc

数据的最高位是被最先传输的