|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 zxcvbvbnmn 于 2021-7-7 16:17 编辑
( {+ x+ S) i @' ~- j
/ [* S9 ]( n8 M! w9 m* T! Z引言4 L% R1 B" H# \# \/ Z
+ m2 _% N8 q2 \7 w! Q) q
超声医学即利用超声波的物理特性进行诊断和治疗的一门影像学科，其临床应用范围广泛，目前已成为现代临床医学中不可缺少的诊断方法。
7 K! Q7 Q& s% o& B: ?6 Y# u2 Y- }) N* d+ z; \ t& p
本系统是一个便携式软组织超声诊断仪的一部分，主要功能是高频超声信号采集。其工作机制，是在前端低频脉冲(20Hz~10KHz)的触发下，对由超声换能器产生的高频超声信号(1MHz~20MHz)进行采集，预处理，然后通过USB总线传输给PC机，由软件进行分析、处理。3 h2 L4 O T2 I
6 ]4 k' S( }) Y, f+ s 在本设计方案中，高速cpld芯片作为数据采集系统的核心部分，相比传统的mcu+ADC方法，CPLD是用硬件信号而不是软件编程来控制 ADC，从而在速度上有很大的优势。而目前强大的VHDL编程语言也使得CPLD能很容易地实现预想的功能逻辑。数据处理部分，选用数据处理功能强大、处理速度高的DSP芯片作为CPU。而在与上位机通信方面，采用支持即插即用且成本也相对较低的USB接口。整体系统方面，各个子系统之间的数据传输和同步问题是技术难点。在经过反复比较和测试之后，采取高速存储器作为数据缓冲区的方案。
; S7 y [# _0 _* A
' J* l* ]6 R/ k( b0 d系统各组成模块
' {) X+ e9 e) S1 _* |- B
2 U$ ^1 k3 z5 U ~ 系统组成框图包括三个子系统：CPLD子系统，DSP子系统和USB子系统。其中，CPLD+ADC实现数据采集，DSP则负责数据处理，两者之间通过一片高速RAM来交换数据；USB芯片(AN2131Q)负责把数据通过USB线上传给主机，它和DSP之间通过一片锁存器进行通信。$ H( Q/ `+ x0 l6 k' e0 b
3 ^6 s* j' ]; _5 W! a& U3 v数据采集子系统(CPLD子系统)+ \4 ~; N7 J! B9 }
; u* ^- m5 z5 b8 J
该子系统主要由一片Altera公司的CPLD和一片高速ADC所组成。
7 b2 G6 k8 U# U: g M, o. N! M+ n- q& n* K* S+ o; y- Z% q a& [
由于要采集的超声信号最高频率为20M，根据Nyquist定律，采样频率应该在40MHz以上，为了提高精度，系统采用了ADI公司的AD9283芯片。该芯片最高工作频率为100MHz，经过测试，可很好地满足系统带宽要求。
0 J# D& j5 Y3 E9 @0 o2 ^* n3 K) r$ k2 N
以往的便携式数据采集系统中，下位机部分ADC-RAM模块往往采用MCU作为CPU来控制，因此，采集频率直接受到MCU速度的制约，而且和 RAM存储器的同步也成为问题。经过比较，本系统采用Altera公司的CPLD芯片来控制ADC和RAM，从而很好地解决了时序精度和同步的问题。
0 i7 h5 \3 o+ b8 J) y, n) z8 W: `; J$ O/ `% k6 s2 W- |
CPLD作为控制芯片，实现的功能逻辑为：& h' A) z$ d- j0 b# u& V4 M4 f
* ~+ J4 j. w# x4 r5 [
● 接到DSP触发信号(START)之后，实现对ADC的控制，发出一个Start信号，ADC开始采样工作；
4 m0 u+ L: G } S7 X" w& b
, q! g% X4 u1 @4 }* F2 Z+ `$ e ● 与ADC控制信号同步提供RAM地址计数器(A0~A16)和写信号(/WE)，使得每次ADC的结果直接存入RAM并且自动增加地址；2 [ q+ n& I( d3 \: y! g9 a
3 `0 M. {+ q6 R/ C3 p
● 当地址计数器达到最大的时候,发出中断信号(RAM_FULL)，提示DSP系统RAM已满；2 B5 o9 P* d7 u
* d- C+ `: g& s CPLD的功能逻辑用VHDL语言实现，其编译、仿真和综合采用Altera官方主页提供的MAXPLUXII Student10.1版，下载电缆自制。
3 R) o2 q; p9 A- p# v6 e6 g8 y: u; Y& V/ z
数据处理子系统(DSP子系统)2 s! r* ?; C$ E8 H7 y8 k( {
1 b- n$ W e% [" y) H: l& l
由于系统在后期升级中，要求对下位机部分的数据进行较为复杂的预处理，同时系统在实时性方面要求较高。因此选用TI公司的TMS320C5409作为数据处理子系统的CPU。; ~. a& M7 D3 ]/ |
DSP子系统的主要工作流程为：
, Q- ~' w/ l- L0 h* _
3 P8 Z9 ^: V1 O- T3 [, X 1)接到Trigger(由前端换能模块发出)中断(INT0)触发后，拉高START信号通知信号采集模块开始工作,然后进入等待； P0 r( A% F+ V- f6 m: b
) Y, d* ?3 f! [! x' U* t8 Z$ l+ O! {/ Y 2)接到RAM_FULL中断(INT1)之后，知道RAM已经写满，首先将START信号拉低停止CPLD和ADC。然后开始逐个读RAM中的数据，根据系统要求做相应处理，之后借助锁存器发给AN2131Q；
; k& z1 g4 Z6 }0 S/ ]
( K- p! p" Z9 M* K* }' F# H 3)在本系统中，DSP软件部分的几个函数体包括：主循环；int0中断(前端触发)；int1中断(RAM已满)。
4 {/ M! h( a3 I2 R; {8 c( z |
|
/1 
发表于 2021-7-7 15:11
收藏
淘帖
支持！
反对！