找回密码
 注册
关于网站域名变更的通知
查看: 509|回复: 2
打印 上一主题 下一主题

想了解DSP+ZYNQ核间通讯?看完这篇就够了

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2021-4-21 11:00 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
创龙科技(Tronlong)最新推出的DSP + ZYNQ评估板TL6678ZH-EVM,由核心板和底板构成,核心板(SOM-TL6678ZH)集成了C6678和Zynq-7045/7100两款不同架构的处理器。

: _8 L9 _) l" b$ L

那么这款DSP + ZYNQ核心板,是如何实现核间通讯呢?

' l, l7 @: A/ {- o& Y+ s! P
7 I2 I( d9 {% }; _
核心板简介

( J2 B0 [6 W; W5 [" B& N4 A
SOM-TL6678ZH是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP,以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计的高端异构多核工业级核心板。TMS320C6678每核心主频可高达1.25GHz,XC7Z045/XC7Z100集成PS端双核ARM Cortex-A9 + PL端Kintex-7架构28nm可编程逻辑资源。核心板内部DSP与ZYNQ通过SRIO通信总线连接,并通过工业级高速B2B连接器引出千兆网口、PCIe、HyperLink、EMIF16、USB、CAN、UART、GTX等通信接口。

本文主要介绍DSP + ZYNQ基于SRIO的通信案例。

案例源码、产品资料(用户手册、核心板硬件资料、产品规格书)可私聊获取

* w/ p2 [6 V. {- a: ?) v

  1.SRIO简介

SRIO(Serial Rapid I/O)是高速串行RapidIO通信接口,常用于DSP与DSP、DSP与FPGA之间的数据高速传输。SRIO引脚占用数量少,支持多点传输,速率可配置为1.25Gbps、2.5Gbps、3.125Gbps和5Gbps。

SRIO包含三层结构协议,即物理层、传输层、逻辑层。

(1) 逻辑层:定义包的类型、大小、物理地址、传输协议等必要配置信息。

(2) 传输层:定义包交换、路由和寻址规则,以确保信息在系统内正确传输。

(3) 物理层:包含设备级接口信息,如电气特性、错误管理数据和基本流量控制数据等信息。

RapidIO体系结构如下:


* h( P: ^) E! f2 p: x. F; l$ w

2.SRIO通信案例

1.1 案例功能

评估板DSP端和ZYNQ PL端进行SRIO通信测试,并统计读写速率。评估板DSP端作为Initiator,评估板ZYNQ PL端作为Target。SRIO默认配置为x4模式,每个通道速率5Gbps,并分别使用NWRITE + NREAD和SWRITE + NREAD模式进行测试。ZYNQ PL端使用一个36Kbit的BRAM作为设备存储空间,将DSP端发送的过来数据储存至BRAM。


7 Y6 Q1 R' V; Y  H1 L
1.2 案例测试

先加载运行ZYNQ PL端程序,再运行DSP端程序,CCS Console窗口将打印测试结果。

NWRITE + NREAD模式:NWRITE = 12.50Gbps  NREAD = 7.74Gbps

SWRITE + NREAD模式:SWRITE = 12.49Gbps   NREAD = 7.74Gbps


2 a' r& @4 z1 Y* E; W. k& C  y- g
备注:由于写测试仅统计发送数据至SRIO FIFO的时间,读测试统计发送读请求并等待Target发送数据完成的时间,因此写速率将比读速率高。

2.3关键代码

2.3.1 DSP工程
(1) 程序配置说明。
(3) 以NWRITE + NREAD和SWRITE + NREAD模式进行SRIO通信测试,单次读写大小为transfer_size,单位为Byte。w_format_type写格式类型在main函数中调用srio_test()传入。
(4) SRIO写测试流程。
(5) SRIO读测试流程。

( M) h, G0 w6 D4 m  d; @$ G" T

2.3.2 ZYNQ工程

(1) 端口定义。
(2) 使用STARTUPE2原语提供的EOS作为系统复位信号,CFGMCLK(65MHz)作为系统时钟。
(3) 例化Serial RapidIO Gen2 IP核。

; ]. S4 {# I- f& Q- p. `" }
其中Serial RapidIO Gen2 IP核输出的log_clk为125MHz。
4)调用srio_response_gen模块,其接口与Serial RapidIO Gen2 IP核连接。
SRIO详细开发说明请参考产品光盘“6-开发参考资料\TI官方参考文档\”目录下的《Serial Rapid IO (SRIO) User Guide.pdf》文档。
3 [. h# S/ l2 g2 }8 y
备注:关于本案例涉及的IP核、模块的配置详细说明,可下载产品资料进行查看。

. g0 H. F! p4 G5 y% A4 m+ p0 z

1.jpg (17.52 KB, 下载次数: 1)

1.jpg

图片1.png (434.42 KB, 下载次数: 2)

图片1.png

图片5.png (20.72 KB, 下载次数: 2)

图片5.png

图片13.png (304.42 KB, 下载次数: 1)

图片13.png

图片15.png (4.7 KB, 下载次数: 2)

图片15.png

图片16.png (26.2 KB, 下载次数: 1)

图片16.png

图片20.png (47.26 KB, 下载次数: 1)

图片20.png

图片29.png (1.78 MB, 下载次数: 3)

图片29.png

图片30.png (1.5 MB, 下载次数: 3)

图片30.png

该用户从未签到

2#
发表于 2021-4-21 14:03 | 只看该作者
够了够了                                    
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-24 17:34 , Processed in 0.203125 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表