找回密码
 注册
关于网站域名变更的通知
查看: 5657|回复: 25
打印 上一主题 下一主题

请教:关于PCI总路线走线方式?

[复制链接]
cjf 该用户已被删除
跳转到指定楼层
1#
发表于 2007-11-1 10:41 | 只看该作者 回帖奖励 |正序浏览 |阅读模式
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

26#
发表于 2009-5-14 16:51 | 只看该作者
我想问下 PCI 的复位信号rst走线有什么特殊要求吗?

该用户从未签到

25#
发表于 2009-5-14 10:04 | 只看该作者
实际上很难在板子上做到菊花链。T型和远端簇形是经常采用的。大家可以看看PC主板。
& m+ g+ N6 ~& v- [1 M+ DPCI时钟要求在2.5英寸是之在PCI板卡上,不是PC主板上的PCI时钟。

该用户从未签到

24#
发表于 2009-4-28 17:47 | 只看该作者
哦也

该用户从未签到

23#
发表于 2009-3-12 09:33 | 只看该作者
大家谈的很精辟!呵呵

该用户从未签到

22#
发表于 2009-3-11 16:39 | 只看该作者
看看是什么

该用户从未签到

21#
发表于 2008-9-20 09:03 | 只看该作者
学习,没做过PCI

该用户从未签到

20#
发表于 2008-9-19 12:35 | 只看该作者
学习学习,长长见识。

该用户从未签到

19#
发表于 2008-9-18 10:55 | 只看该作者
理论上规定是说必须走菊花链,但实际走 T形也可以。
# H; o% Q6 u, b/ w5 `/ d电脑主板上的PCI 走线就几乎做不到走菊花链,T 形走线也一样可以用。

该用户从未签到

18#
发表于 2008-9-12 22:12 | 只看该作者
PCI总线 俺没听说有长度要求啊'
) M9 A" _, Z' q' q8 HPCI也就最高66HZ,输出的建立保持时间远远大于输入的建立保持时间,有必要等长吗?
( [% G* H) h1 f# ~  g7 E  f- L另外好象我仿真和测试得到的结论,PCI的驱动都是很强的.两种拓扑其实都是可以的,就看你仿真的结果这么样了,驱动很强,应该也可以.

该用户从未签到

17#
发表于 2008-7-23 11:54 | 只看该作者
CLK线要求固定2.5INCH

该用户从未签到

16#
发表于 2008-6-25 07:12 | 只看该作者
Both of the 2 diagrams are daisy-chain - just cpu is in different location. since any device could be master, the cpu makes no differences with others. Cpu usually has abiter, no related to data signals.: V2 J8 o2 |% w# @1 V+ S4 D$ y

8 {& O" ]; Z2 v# V! d% Q3 X* aMy opinin: Both are OK.

该用户从未签到

15#
发表于 2008-6-19 19:30 | 只看该作者
除了走菊花链外,对PCI的等长也有要求,从始端到末端误差必须在1500MIL以内
头像被屏蔽

该用户从未签到

14#
发表于 2008-6-18 16:42 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

13#
发表于 2008-6-12 22:15 | 只看该作者
唉,太深奥了,看不懂啊,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 22:32 , Processed in 0.187500 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表