捷波公司的电脑主板！（大家来找碴）！！！

cmos

下载路径如下：
https://www.eda365.com/thread-1183-1-1.html

- i$ ?! S6 Y9 y- G2005年买了块捷波主板，买回来3天就点不亮了，换了个，接下的两年就是痛苦的煎熬，要么启动的时候见不到硬盘，或者莫名死机，忍无可忍2007年的时候，换了块华硕的，从此世界清静了。上月见到此强贴，苦心灌水1周，终获下载权限。
也闲着无聊，顺便开此帖学习下捷波主板layout，大家跟阿。我是一边看一边跟，所以大家有不同意见或者发现问题点要跟贴阿。

: K. @1 M3 w* |; U
* P2 M8 l( X8 S+ Z* n-------------------------------------------------------------------------------------------------------------------------------
花了3天，断断续续地看，写这个帖子。觉得表面上能看到的问题，基本在下面罗列出来了。这个设计工程师其实做得还可以，有些阻抗控制的叠层划分等都没出大问题。也没有一些常见的坏毛病。
, {$ {2 b. w9 E4 }) W
大家也别认为我挑剔某些问题了，事实上我已经放松很多要求了，更细致的问题点，我都自我保留了。其他的布局篇之类的也就没精力看和写了。一方面没有原理图，另一方面自己能力还不够。

/ }3 Y* b. F& [% g' ^5 e但不意味着这个帖子的讨论已经结束，从一个参考设计的大众评审，来评估大家心中的layout标准，对我们能力的提高很有帮助。因此不能听我一家之言了，大家踊跃回帖阿。
; j' K% L/ K% L6 G: }, t
[ 本帖最后由 cmos 于 2008-3-28 14:30 编辑 ]

Allen

现在的主板几乎都是公版设计，忽略厂家偷工减料的因素外，在决定主板性能的因素里，layout占了很大比重。
LZ的做法非常值得大家学习，很多人都是为了搜集资料而下载文件，几乎很少有人去看过到底下载的是什么，很多新人刚注册就抱怨有些文件不能下载，其实就算能下载，全世界所有论坛都给你下载，资料多得把我们的硬盘都塞满了，又能怎么样呢？感觉很多人都有一个心理误区，就是好像自己下载的资料越多，心里就越充实，让人想起一些没文化的爆发户，家里书架却堆满了毛泽东选集和邓小平理论，却从来不会去看一眼。是时候静下心来好好学习了，我们论坛藏经阁里的书，任何一本能从头至尾学习完，都可能成为高手，不要让我们上网的过程成为搜集资料的过程，让我们都把宝贵的时间花在学习上，勤学好问，我想大家都能成为高手。
本帖将置顶一个月！

xiaoyangren

需要加强对自己的规范意识，必须做的更好一点。

cmos

原帖由 droden 于 2008-4-12 12:13 发表
4 b1 z- f' W1 \% C/ E
' J# O7 ?+ g7 O  `, o2 s" g楼主是非常有心的人，在这方面给了我们很好的借鉴。
, n# A! _$ ]9 D/ o: o1 o但是对于铺铜不能出现锐角这个问题我也不太理解。对一块高密的主板来说，
- ]$ w0 _! Z. O# {# U! I铺铜的时候必然会出现非常多的不规则锐角，如果都有按照楼主说的那样一点 ...

是的修铜工作量很大，但不是做不到，只是花时间而已。意味着你不能用auto shape来铺铜，而必须手动铺静态铜。
" s! S4 Y9 F4 g9 W+ t3 W意味着，你需要额外的付出30~50%的layout时间，但是我要告诉你在我过去的10多年的layout生涯里，以及认识的众多做日单的同行里面，无锐角铺铜是layout工程师的基本要求，你有机会看日单的layout的铺铜，即便是数万Pin的设计，也是无锐角铺铜的，虽然有的时候要数名工程师额外的数周的努力。
+ K, ]! [% I5 {5 k
所以不是不能完成的任务，只是你做了没有的。
8 y7 f) C% I" U9 \) Y其次就性能来讲，哪个性能更好，这个没有争议吧。

等我比较闲的时候贴一个sony的铺铜标准，你就知道啥叫标准设计了。

* d& @7 a/ Z2 Q$ Q[ 本帖最后由 cmos 于 2008-4-14 13:41 编辑 ]

cmos

铺铜篇（以下case，择其一，均不累述）
4 c+ N. V, [6 b) F9 ]6 {
1：大的铺铜，却在这里变成瓶颈，其实那个via打法是可以调整的

$ G$ `3 o/ h1 `; s+ v3 Y
! c& ^& c3 W% R/ W& t2：被via割断的浮铜
' t5 C' A( X8 F" C& v  m' C

. _- u0 ]2 q& P! _1 q
3：via删除了，铺铜没有调整就是这样的
3 ^! `- Z# ^2 w% O* [# M

  z  G" }& O! A3 t6 k
4：自动铺铜造就的小天线

3 {, S6 d( ~  e" U% f
4 u5 f6 {* S  h0 H- a' t. l4 F5：从有利于焊接的角度，器件焊盘不要全覆盖更好。

9 Y5 p# n/ ^; H8 J, Y* c- @
* ^/ J0 v8 ?' B) ?# t+ X0 A
* ^3 B: p3 C/ ^# A: K% U8 u0 ]6：其实从via看，上面多出的部分是多余的，多余的shape是否意味着，受影响的几率更大。
$ [. K0 r5 y4 g1 `

  j: _" X4 i9 ~) W
7：铺铜最好不要跨越焊盘进入器件内部，并避讳在此类小元件内打via.

: G! x$ \, l' Y, z) E3 J
6 A% c% h2 s0 K
, N8 w, u* {  ]0 _2 b" ~9 l, W
[ 本帖最后由 cmos 于 2008-3-28 14:31 编辑 ]

leasing

一般日企台企的layout细节都要求的比较严格

CLT988

非常值得学习！

蓝喆1991

谢谢楼主分享。

小路

想请教下楼主，如果地（电源）层覆铜上存在一些小尖角（特别是密度较大，打孔比较多的板子）的话，对板子上的信号会造成怎么样的影响（注：铜皮基本完整，可以保证信号回路上没有地槽。）？

ladia

哦哦哦

ladia

谢谢谢谢

csnwilliam

要五威望呀!!省著點使用

dengbaba

谢谢，不错，不错。

Jary

> 细节优化没到位

kz_llq

细节上的处理能力欠佳

友韵

好帖子

yl120836513

! k1 E; J( j5 J0 P6 w( |1 c走线直角

jean.xiong

我们做成这样也要挨骂

fortitude2010

值得学习，不错

alienware

niu牛逼，谢谢指导