|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
引言 * h& U0 @4 U: h" D$ P+ K
: V! d4 x0 l! V! w3 h6 [: p8 C
今天遇到一个问题，如题，想了十来分钟都没有想出来，现在想出来了，觉得挺有意思。3 w$ s) p. A5 T% I; H) s7 v) x
! {$ @, o) P, s# M$ G9 z1.1 verilog实现
1 w: i' q' Q) y7 d2 i& `% m
/ G* i& {2 j0 W3 k3 m- module xor_rill
- （
- input a,
- input b,
- output z
- ）；
- assign z = a?(~b):b;
- endmodule3 x, F, o, m; F
3 Z7 h* i4 A" \, H& y$ N0 G% C
# j3 l) u" b5 A# }5 q) m
1.2 电路图4 V, G6 T: h7 g! f" ^( P
* q7 ^% x/ }9 f6 f0 ]+ E
. b% ^5 d, o; t u1 K& G, @5 R" M" V1 D
6 _' e5 X+ n# c5 A
1.3小结+ \ H/ |1 \" q6 m, O7 v4 N/ ~8 u
% @) b+ }& n7 f: m& X: G* u( g如果要用基本的与或非门，要用2个与门，2个非门，1个或门。
3 N, e# @/ ^/ L0 Z$ c& M. `+ f5 y# l/ v, k$ a& m: z( J+ h
稍微有点意思吧。/ ]* A/ B* E$ H( w7 G, L. Z
0 s8 v# Q+ c) c8 Y0 q2 W+ Y8 ~
|
|
/1 
发表于 2019-12-31 10:05
收藏
淘帖
支持！
反对！