![]() 0 v) [% J4 M, e9 O. i, U# ^- B' R
![]()
8 i, D6 C1 u0 d6 q, K$ z在绘制USB2．O设备接口差分线时，应注意以下几点要求：
8 v n% l& k0 o X* r! u①在元件布局时，应将USB2．O芯片放置在离地层最近的信号层，并尽量靠近USB插座，缩短差分线走线距离。 7 f3 l2 B* \, f- ]! M# ^1 X8 `5 Z
②差分线上不应加磁珠或者电容等滤波措施，否则会严重影响差分线的阻抗。 / t5 m% q' j; H3 M+ T
③如果USB2．O接口芯片需串联端电阻或者D 线接上拉电阻时．务必将这些电阻尽可能的靠近芯片放置。 ' Q8 T3 e. J) I8 _4 f }8 W% O
④将USB2．O差分信号线布在离地层最近的信号层。 6 b+ Z& I) c$ l$ @3 F/ t7 w
⑤在绘制PCB板上其他信号线之前，应完成USB2．0差分线和其他差分线的布线。
: t9 R e& p- y6 b4 [& C⑥保持USB2．O差分线下端地层完整性，如果分割差分线下端的地层，会造成差分线阻抗的不连续性，并会增加外部噪声对差分线的影响。
" ~% C5 s) q3 O⑦在USB2．0差分线的布线过程中，应避免在差分线上放置过孔(via)，过孔会造成差分线阻抗失调。如果必须要通过放置过孔才能完成差分线的布线，那么应尽量使用小尺寸的过孔，并保持USB2．0差分线在一个信号层上。 8 z& Q, Y2 j4 z! P. `
⑧保证差分线的线间距在走线过程中的一致性，使用cadence绘图时可以用shove保证，但在使用protel绘图时要特别注意。如果在走线过程中差分线的间距发生改变，会造成差分线阻抗的不连续性。 ; j" s; J% |' w
⑨在绘制差分线的过程中，使用45°弯角或圆弧弯角来代替90°弯角，并尽量在差分线周围的150 mil范围内不要走其他的信号线，特别是边沿比较陡峭的数字信号线更加要注意其走线不能影响USB差分线。
0 s8 ^7 d. g7 T6 m6 d m⑩差分线要尽量等长，如果两根线长度相差较大时，可以绘制蛇行线增加短线长度。 h/ K7 @; }4 X" C2 Z, u
9 K j: t3 D9 h" R6 C![]() |
/1 
发表于 2009-5-12 22:08
收藏
淘帖
支持！
反对！