烦烦烦,如果差分线上一定要过孔怎么办

chenqinte

: l: v# ?2 ~3 }/ B2 ~; H6 a9 h1 Q: w
8 J0 P& S3 R: E1 \9 m. r" D2 V我有一对高速差分线需要过孔,在打了过孔后差分信号输出端的信号变差了,我听人家说这种情况是要在过孔旁边2打地孔,目的是为了是信号更好的回流,但我不知道应该怎么接,要接多大的电容,我的信号频率是2.5g.
请大家帮帮我,这两天烦死了
( k) w! W3 t5 Z3 n
红色是不加过孔,白色是加了过孔的(输出端),不知道为什么过孔对输入端没有影响

linbanyon

学习

wdc

2.5G不算高啊，我们经常做，也没什么问题，是不是阻抗没控制好啊

emanule

& |# s3 i6 d- u. B那叫backdriill吧 背钻

clk

kidman510 发表于 2009-7-14 22:14
这个情况要看参考面是电源或者是地，如果是地平面需要在信号过孔旁打地过孔抵制EMI；如果是电源平面可以添加 ...

4 j6 h0 U' S$ |0 V过孔stub可以进行反钻！

小精灵

有的时候线是交错的，必须打过孔，可是看完这么多回答，好像没有特别明白呢，期待高手......

kidman510

这个情况要看参考面是电源或者是地，如果是地平面需要在信号过孔旁打地过孔抵制EMI；如果是电源平面可以添加nf级电容提供一个低阻抗回路
: B7 B3 E# V- T
另外我认为这个问题主要是过孔stub的影响。对于Gigabit信号，过孔的stub对信号的插损有数dB的恶化

yardala

單邊繞蛇線求等長，是不是會有問題啊？

keysheha

上高频电容和打地孔都是解决EMI问题的方案
对你的SI帮助不大，我感觉2.5G的频率下过孔的等效电容和电感是影响信号的最大因素
所以在这么高的频率下避免过孔最好，重新布局试试，差分先走。

wowo1215

没办法的时候只能打了，在旁边加上地孔会好点儿，GSSG结构

叫布什动我啊

尽量少打VIA，不然阻抗会发生变化。
5 E0 o0 A7 {1 b- P0 Q" w5 m把其它的信号打VIA，让差分顺接...

liqiangln

你的布局位置很难估算出和不合理，主要就是GND和VIA的距离，也就是耦合度决定你的最终阻抗。
2 u, g1 x- a  B  {8 y
如果你用Mentor的Hylinx做仿真的话，里面有一个cross talk的前仿真，你可以做一对差分线，然后添加3个VIA模型，他们与你的过孔之间设计成耦合关系，再看一下波形。（如果你不能做后仿真，这是一个办法，也不清楚是否软件支持）

chenqinte

4 A" g9 q$ K' c' }6 l 是的,在过孔后,信号的参考层变了,由原来的参考地层变成了参考电源层,所以我加了电容作为信号的回流路径.
6 K! Q: H$ H* I4 x  V差分阻抗一直保持在100ohms.由于差分线交叉,不能到芯片后再换层(可以在源端换层吗,这应该可以实现,这样做会好点吗,为什么)???
厚着脸把自己画的图传上来让大家帮我看看了

liqiangln

信号质量不好：主要是你的线路阻抗发生变化，应该主要围绕这个方面去解决。（看看参考层是否更换；你要换层为什么不能到芯片的pin处再换，而要在线路中间换层）
5 Q. c4 V2 |# \( {" e' e- E1 ^8 ^
: p$ y9 y2 J% K4 @% D/ ^; e* I增加地孔：一般是为了防止EMI，来增加电流回流路径。
7 Y; ^" K. r* f2 ~: k0 @, Y
, A# `/ e' J* d1 [  P3 m1 c, Z- R增加地孔，对过孔处的阻抗是会带来一些改变，不过这个比较难估算，你做一下后仿真，看效果怎么样？

叫布什动我啊

我也很想知道