Mentor EE软件SIP封装设计求助

365长青

【求助】最近正在应用mentor EE  VX1.2软件进行SIP封装设计，作为小白，诚心向各位大神请教下列问题：
5 Z9 ~7 k  b4 j# T6 J0 H1.pin-die数目与芯片 引脚数目不一致时，怎样进行cell封装设计？
2.在设计完成芯片封装后，怎样将wire与bondpad进行连接？
2 ^6 k5 p: D7 v9 p- B0 D大神们能 以实例进行深入详细的讲解就更好了， 衷心感谢各位大神的帮助！！！

ytmgadw

ＭＥＮＴＯＲ　ＳＩＰ设计方面比ＣＡＤＥＮＣＥ做的好

ytmgadw

你微信多少，加你进ＭＥＴＮＯＲ　ＳＩＰ微信群

bd-fc

bd-fc 发表于 2019-4-29 15:09
没看懂问题，最好有图示意一下

是指BGA的封装？QFN的封装？
; a: p& f! z2 {* o# T

365长青

hwh 发表于 2019-4-29 17:40
bu会用，用cadence多好

1 O6 [, Y  w' W) s4 }/ Ucadence咋用的？能给说说嘛！！谢谢了！！
# J- V, y; m0 c

hwh

bu会用，用cadence多好

365长青

365长青 发表于 2019-4-29 15:41
比如说一个芯片有8个引脚，但是pin-die数目却不是8，那么我怎么建立它的封装呢？

如果您进行过键合线设计，应该能明白我的问题

365长青

bd-fc 发表于 2019-4-29 15:09
. B/ h  O- D! B没看懂问题，最好有图示意一下

2 T& M8 C/ {9 h比如说一个芯片有8个引脚，但是pin-die数目却不是8，那么我怎么建立它的封装呢？

bd-fc

没看懂问题，最好有图示意一下

365长青

gochip 发表于 2019-4-29 11:48
( S+ H: h2 F7 p: d) V! Q% ?bu会用，用cadence多好

6 |) x# H- q) ~! M& Ucedence怎么用啊?大神
7 x3 J4 o8 o# [. d0 T' r3 M1 Z

gochip

# U3 A; N, z/ o; v$ y
bu会用，用cadence多好