SQ中拓扑不能添加两个网络进行时序仿真

yucen007 · 发表于 2009-4-15 11:03

仿真时序时，仿DQ时，不能添加已经保存的CLK拓扑，点file中的append没有反应，如何将两个拓扑放一起呢？如图

yd_yxl · 发表于 2012-6-15 20:48

大家好好讨论一下，真不错

lcywzg2008 · 发表于 2011-8-27 12:57

直接用BUS仿真如何做

xiaoyong_21 · 发表于 2011-4-8 11:05

直接用BUS仿真就可以看DQ和对应DQS/CLK的时序关系了

Iphone · 发表于 2010-8-30 20:23

将两个网络拓扑都放在同一个sigxplorer中,在两个负载端之间加入一个大电阻就可以了如图所示 @2 q2 C( [; @6 I
tlmj206108 发表于 2009-4-27 22:30

不懂怎么将两个网络放在同一个sigxplorer中，您能讲一下不？

joshuafu · 发表于 2010-6-21 20:54

只能比较走线带来的时序误差

exclaim · 发表于 2010-1-28 16:53

DQ 不是應該對應 DQS嗎，為何要跟CLK擺一起，另外放在同一拓墣後，如何設置激勵以看出SETUP TIME和HOLD TIME呢?

hpy013 · 发表于 2009-7-28 00:10

6# wakinoda

这说法对吗?
我按照楼主说的, using append 可以啊.

shaojohn · 发表于 2009-7-14 10:39

先建好每各网络的拓朴构,然后用append；再加个大电阻隔离

wakinoda · 发表于 2009-4-28 08:51

加大电阻要干嘛？
! b) G' P9 P" r; p3 v* X9 Z$ |forevercgh 发表于 2009-4-28 08:45

SQ里面不能存在两个独立的拓扑，加电阻是让DQ和CLK变成一个拓扑，但是在电路上因为大电阻隔离而又相对独立。

forevercgh · 发表于 2009-4-28 08:45

加大电阻要干嘛？

tlmj206108 · 发表于 2009-4-27 22:30

将两个网络拓扑都放在同一个sigxplorer中,在两个负载端之间加入一个大电阻就可以了如图所示

Allen · 发表于 2009-4-15 11:35

你要先添加模型，然后搭建一个拓扑。

wakinoda · 发表于 2009-4-15 11:03

append不应该不能用，可以检查下软件；笨方法就是把CLK的拓扑手动加进来，再加个大电阻隔离

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] SQ中拓扑不能添加两个网络进行时序仿真