|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 House 于 2018-10-22 17:45 编辑 1 z4 d- `- U- x: `
# Z/ r9 Z5 I3 p& U# I4 L3 h9 e 好了，ESD的原理和测试部分就讲到这里了，下面接着讲Process和设计上的factor9 a) P9 L5 q, ]) x0 S$ k7 S$ T5 F* W
随着摩尔定律的进一步缩小，器件尺寸越来越小，结深越来越浅，GOX越来越薄，所以静电击穿越来越容易，而且在Advance制程里面，Silicide引入也会让静电击穿变得更加尖锐，所以几乎所有的芯片设计都要克服静电击穿问题。& Q* x- d" c+ W/ R7 b6 D# [& p
`. b4 Y5 q8 l
静电放电保护可以从FAB端的Process解决，也可以从IC设计端的Layout来设计，所以你会看到Prcess有一个ESD的option layer，或者Design rule里面有ESD的设计规则可供客户选择等等。当然有些客户也会自己根据SPICE model的电性通过layout来设计ESD。5 |9 ], i3 ], s* ^$ n" _& r0 A8 D
1、制程上的ESD：要么改变PN结，要么改变PN结的负载电阻，而改变PN结只能靠ESD_IMP了，而改变与PN结的负载电阻，就是用non-silicide或者串联电阻的方法了。4 F J% G1 A$ J( R/ |
1) Source/Drain的ESD implant：因为我们的LDD结构在gate poly两边很容易形成两个浅结，而这个浅结的尖角电场比较集中，而且因为是浅结，所以它与Gate比较近，所以受Gate的末端电场影响比较大，所以这样的LDD尖角在耐ESD放电的能力是比较差的(<1kV)，所以如果这样的Device用在I/O端口，很容造成ESD损伤。所以根据这个理论，我们需要一个单独的器件没有LDD，但是需要另外一道ESD implant，打一个比较深的N+_S/D，这样就可以让那个尖角变圆而且离表面很远，所以可以明显提高ESD击穿能力(>4kV)。但是这样的话这个额外的MOS的Gate就必须很长防止穿通(punchthrough)，而且因为器件不一样了，所以需要单独提取器件的SPICE Model。) A# ^( ?1 @# M; W' U
i) z$ _6 X: o- Z3 v8 Z
7 E% ^1 _# D; u& m, s( E, R6 c7 }' x, J! r1 X" Q+ ?( W
|
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2018-10-22 10:07
收藏
淘帖
支持！
反对！
