硬件电路设计的EMC简单考虑

Ferrya · 发表于 2018-10-12 11:38

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

[EMC/EMI教程] 硬件电路设计的EMC简单考虑

开关电源及数字设备由于脉冲电流和电压具有很丰富的高频谐波，因此会产生很强的辐射。电磁干扰包括辐射型(高频) EMI、传导型(低频)EMI，即产生EMC问题主要通过两个途径:一个是空间电磁波干扰的形式;另一个是通过传导的形式，换句话说，产生EMC问题的三个要素是：电磁干扰源、耦合途径、敏感设备。辐射干扰主要通过壳体和连接线以电磁波形式污染空间电磁环境;传导干扰是通过电源线骚扰公共电网或通过其他端子(如：射频端子，输入端子)影响相连接的设备。
　　传导、辐射
　　骚扰源-----------------------------(途径)------------------------------ 敏感受体
　　近场耦合
　　IT、AV设备可能的骚扰源
　　A) FM接收机、TV接收机本机振荡，基波及谐波由高频头、本机振荡电路产生;
　　B) 开关电源的开关脉冲及高次谐波，同步信号方波及高频谐波，行扫描显像电路产生的行、场信号及高频谐波;
　　C) 数字电路工作需要的各种时钟信号及高频谐波、以及它们的组合，各种时钟如CPU芯片工作时钟、MPEG解码器工作时钟、视频同步时钟(27MHz，16.9344MHz ，40.5MHz)等;
　　D) 数字信号方波及高频谐波，晶振产生的高次谐波，非线性电路现象(非线性失真、互调、饱和失真、截止失真)等引起的无用信号、杂散信号;
　　E) 非正弦波波形，波形毛剌、过冲、振铃，电路设计存在的寄生频率点。
　　F) 对于敏感受体通过耦合途径接受的外部骚扰包括浪涌、快速脉冲群、静电、电压跌落、电压变化和各种电磁场。
　　电磁骚扰的特性
　　① 单位脉冲的频谱最宽;
　　② 频谱中低频含量取决于脉冲的面积，高频分量取决于脉冲前后沿的陡度;
　　③ 晶体振荡电平必须满足一定幅度, 数字电路才能按一定的时序工作，使晶振产生的骚扰呈现覆盖带
　　宽、骚扰电平高的特点;
　　④ 收发天线极化、方向特性相同时，EMI辐射和接受最严重;收发天线面积越大, EMI危害逾大;
　　⑤ 骚扰途径：辐射，传导，耦合和辐射、传导、耦合的组合。
　　⑥ 电源线传导骚扰主要由共模电流产生;
　　⑦ 辐射骚扰主要由差模电流形成的环路产生。
　　一般来说，EMC设计可分五个层次。以下为五个层次EMC设计要点：
　　1)的方案选择、主要部件、集成电路的选型、电路和机械结构设计;
　　对于产品的成功与否，第一层次设计是最基本、最重要的，任何错误都意味着该产品项目彻底失败。这一层主要EMC考虑体现在：
　　a) 方案选择、主要部件、集成电路的选型主要考虑减少辐射骚扰或提高射频辐射抗干扰能力，尽量选用本身发射小的芯片，如翻转时间长、工作速率低的器件，多地线脚的芯片(芯片实质就是集成度较高的电路模块，封装时多装地线脚，可以减小高速差模电流环面积S，相应地减小芯片的发射);避免使用大功率、高损耗器件，它们往往是大的辐射源;
　　b) 保证所选器件不工作在非线性区，以免产生谐波分量成为干扰源。
　　c) 电路和机械结构设计除考虑减少辐射骚扰或提高射频辐射抗干扰能力外，主要考虑电源电路防外部骚扰包括浪涌、快速脉冲群、静电、电压跌落、电压变化等;
　　d) 电路设计或方案应不使数字信号波形产生过冲，应使无用的谐波振荡幅度最小，使无用的高次谐波成分最少，避免引发强烈的电磁骚扰;
　　e) 对集总参数电路，增加阻尼、减小Q值，防止振荡;
　　2)PCB的EMC设计;
　　对于产品的成功与否， PCB的EMC设计是重要的一环。PCB设计不合理，会产生无法补救的后果;
　　PCB良好的EMC设计，有事半功倍的效果。PCB的EMC设计应遵循以下内容：
　　a) 尽量减小所有的高速信号及时钟信号线构成的环路面积，连接线要尽可能短，并使信号线紧邻地回路;
　　b) 使用小型化器件和多层线路板，多层印制板可紧缩布线空间，高频特性好，容易实现EMC;
　　c) 印制板层数选择考虑关键信号的屏蔽和隔离要求，先确定所需信号层数，然后考虑成本的前提下，增加地平面和电源层是PCB EMC设计最好的措施之一;
　　d) 印制板分层原理与布置印刷电路、布置排线的原理一样，元件面下面为地平面，关键电源平面与其对应的地平面相邻，相邻层的关键信号不跨区，所有的信号层特别是高速信号、时钟信号与地平面相邻，尽量避免两信号层相邻;
　　e) 个别电源层、地层不能作为一个连续的平面时，采用多网孔连接形成地格蜂窝网，有效减小电流环路面积，减小公共阻抗R，加大信号与地层分布电容;
　　f) 线路板布线设计时顺序考虑：电源和地/时钟线/信号线，布线应该短、直、粗、匀，不要直角和突变，不应有“之”字形，用圆角代替尖锐走线，尽可能加宽电源和地的布线，电源和地层的分割，尽量符合微带线和带状线要求;
　　g) 走线尽可能远离骚扰源，布线考虑铁氧体材料的使用，预留磁珠和贴片滤波器的位置，以备按需加减;
　　3)电与接地、高速信号线路及内部线缆的EMC设计;
　　PCB的EMC设计中也提到供电与接地、高速信号线路的EMC设计，此外，还应遵循以下内容：
　　a)芯片间使用低阻抗地连接(地平面)，不同芯片供电脚间阻抗尽量小，芯片供电脚(意思是离芯片供电脚很近的供电线上)与地间接高频旁路电容，供电布线预留磁珠和贴片滤波器的位置，以备按需加减;
　　b) 布线、I/O排线的核心原则就是减小电流环面积S,布置排线的原理与印制板分层原理一样，关键电源线与其对应的地线相邻，所有的信号层特别是高速信号、时钟信号线与地线相邻，尽量避免两信号线相邻;
　　c) 为避免接地线长度过长(接近λ/4)，可采用多点就近接地，接地线高频阻抗要小;
　　d) 减小电缆的天线效应及减小偶极子天线效应，跨线、I/O排线采用屏蔽性能好的线缆，内导线采用多股双绞线，使空间场互抵，屏蔽层可作为回线;
　　e) 机内采用屏蔽线防止感应噪声;
　　f) 滤波器的输入输出线应拉开距离，忌并行走线，以免影响滤波效果;
　　h) I/O接口注意高速电路阻抗匹配，减小、消除反射;
　　4) 屏蔽设计;
　　屏蔽好的要求有三：完整的电连续体;滤波措施;良好的接地。
　　对于信息技术IT类设备,当主板及配置选定的情况下,提高整机的屏蔽效果和各个部分的隔离效果非常重要，尤其个人计算机和液晶显示器。这里只说屏蔽设计:
　　a)计算机机壳内骚扰场强较大，机壳塑料部分未涂导电材料或所涂导电材料不佳，机箱有孔洞、缝隙，不
　　是一个完整电连续体，进出线滤波不好，最终都可导致辐射骚扰超出限值。机箱为了更好屏蔽电磁辐射，既能照顾到机箱的散热需求，又能有效地防止电磁波的衍射，开孔尺寸一般不超过4mm;
　　b) 根据产品实际进行屏蔽设计，端口、通风孔、孔洞、连接缝隙的屏蔽性都是值得考
　　虑的因素;
　　c) 液晶显示器为了更好屏蔽电磁辐射可以采用喷涂导电材料的外壳(接缝处要喷涂导电材料);
　　d) 为了将辐射减到最小，尽量使用通过了CQC (EMC方面)自愿认证的机箱;
　　e) 为保证机箱的密封性，要使用精密模具冲压成型，设计适当的弹点和卷边;
　　f) 变压器加静电屏蔽及接地等
　　5)输入/输出的滤波设计
　　电源线滤波和信号线滤波的重要性并不亚于机箱屏蔽，滤波关键是针对EMC要求，兼顾达标和经济的原则。在I/O接口部位，一般采用高频滤波效果好、安装简单的滤波连接器。在电缆上缠绕或套用铁氧体磁环也能起到一定的滤波吸波作用。设计或使用信号线滤波器时，滤波器的截止频率须高于电缆上要传输的信号频率。
　　a)传导骚扰问题处理的方法主要是低通滤波。在1MHz以上时，传导发射问题通常是由辐射发射的耦合而引起的，须综合运用抑制传导发射和辐射发射的技术措施，如屏蔽、去耦和滤波;
　　右图是一个高性能电源滤波电路，有二级共模和一级差模滤波，共模和差模骚扰抑制能力较强，适用于要求抑制较强骚扰发射的场合。
　　b)滤波电路的衰减性能与源和负载的阻抗关系很大，失配越大，滤波器衰减电磁骚扰的效果越好。大多数情况下，电源线表现为低阻抗，则滤波器的输入端应为高阻抗。另一方面，设备既可能为高阻抗，也可能为低阻抗。对于线性电源高阻抗，为获得阻抗失配，负载端应设计为低阻抗。对于开关电源和同步电机这样的低阻抗设备，负载端设计为高阻抗。
　　c) 减共模和差模电容，加减共模和差模线圈，调整电容参数和线圈匝数，共模和差模插入损耗对频率的曲线都可改变。滤波器的泄漏电流是指相线和中线与外壳地之间流过的电流。它主要取决于连接在相线与地和中线与地间的共模电容。
　　共模电容的容量越大，共模阻抗越小，共模骚扰抑制效果越好，但安全标准规定泄漏电流不能过大。
　　d) 电源滤波器安装位置应靠近电源线入口处，如能做成与接口一体化更好。对于金属屏蔽机箱，选用独立电源屏蔽滤波器，安装在电源线入口处，并确保滤波器外壳与设备机箱(地)良好电接触，这样的效果是最好的。滤波器接地通常固定在电缆出口处的公共地金属构件上。

gezi1980 · 发表于 2018-10-26 22:04

学习学习~

370796827 · 发表于 2018-10-15 11:48

学习

cat12620 · 发表于 2018-10-12 18:23

学习学习

帐号		自动登录	找回密码
密码			注册

硬件电路设计的EMC简单考虑

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1