一个关于DDR走线的问题

sheen · 发表于 2008-10-27 16:38

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

在线请问各位,DDR的地址线也一定要走等长吗?现在有一块板子(一款高清DV)上面有片DDR,频率有570M,在录像的时候就会死机,有五台机子,都是同样的情况,硬工调了好久,总找不出原因来.最后下结论应该是PCB DDR走线的问题.当初我是把地址线分高八位和低八位各分一组走等长.CK/CK#,LDQS/LDQS#,UDQS/UDQS#走差分,其它的地址线和控制线没怎么特殊地约束它,现在出现上述现像.会是PCB的问题么?如果是的话怎么改进?各位讲讲,谢谢了!

EDADQP · 发表于 2014-5-13 09:51

想问下当时设计的时候 DDR的线的参考平面是什么属性啊.

Sean谢 · 发表于 2017-5-2 16:31

地址线都等长会好些。。。。。。。。

JiaHao · 发表于 2013-12-13 16:36

赞一下这贴

linbanyon · 发表于 2018-6-12 09:12

谢谢

yangjijun · 发表于 2018-2-8 11:07

学习了

lililu · 发表于 2013-4-18 10:19

楼主分享一下经验啊啊

lisa_xiaoyan · 发表于 2012-8-22 16:40

楼主这样摆放DDR的。。呵呵。我每次都是横着DDR放，跟你的位置再转90度

liujiangah · 发表于 2011-5-30 15:14

我遇到过一样的问题。不一定是LAYOUT的问题哦。DDR有一些参数需要配置的。当然LAYOUT出问题的可能性最大。

tekom · 发表于 2011-4-14 17:37

学习了,我司做相机DDR 跑108MHZ 没有做等长, 工作没问题,但是EMI 测试不过108MHZ 5,6 8 倍频不超标

forevercgh · 发表于 2011-3-24 12:22

回复 scott 的帖子

速率只是评估走线等长约束的之一，但并非速率越高，等长约束越严格。SDR SDRAM和DDR/DDR2 SDRAM其时钟系统是有区别的，
针对数据来说，SDR 是common clk，DDR 是 source synchronise clk，其控制方式不同，约束也会不同。
具体还是要依据datasheet计算timing margin

zcyxh12345 · 发表于 2011-3-2 09:14

这个问题计论得很好啊。

careywang · 发表于 2010-11-11 11:48

谢谢分享！

peterxi · 发表于 2010-10-30 13:09

通常情况下差距不是很大，在50到100mil左右！@

lijie2010 · 发表于 2010-10-1 21:53

我觉得应该可以通过软件来调整，我们之前做类似这样的案子，也都是原厂来调试时序的一般都可以解决

帐号		自动登录	找回密码
密码			注册

一个关于DDR走线的问题

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1