sip 的cadence allegro sip、apd中原理图怎么设计

neky

sip 的cadence  allegro sip、apd中原理图怎么设计
7 l) H& S( F5 o+ F用什么设计
请那位大侠给指点一下
非常感谢！！！！
8 a5 n7 b  X& l0 S3 t* A' c* E

limiao

有交流的群吗？有个芯片电容背面接地，正面是接网络的，应该怎么设置这个芯片电容呢

kwanway

thank you

keepwalking

denny_9 发表于 2017-3-21 13:32
- O0 B+ G' [! }; i: l- T1 q4 _7 w. Edie, 与SIP的中对外器件 单独看做一个器件即可，原理图中把这些器件对应起来就可以了。
还有简单的 一般不 ...

  g) |; c; E- G2 s" ~3 H4 f有个疑问，diepad都大好几千个Pin，做原理图有点复杂啊，有没有快捷一点的方式呢？
  g7 `* |" l; r( W7 |7 o

janeyulee

学学

ares0260

同上求助！！！

gochip

orcad好用

denny_9

die, 与SIP的中对外器件 单独看做一个器件即可，原理图中把这些器件对应起来就可以了。
8 x8 B9 `! i  v: G还有简单的 一般不需要原理图。

pjh02032121

锤子米啊 发表于 2016-10-21 11:18
问两个问题：1‘ 原理图的器件和我们所做的die的package symbol是如何关联的？我看了你写的那本书，感觉 ...

可以直接原理图里做个封装，也可以直接生成，看你怎样方便就怎么办，不拘形式。
% I  T1 Z# k+ _# e

锤子米啊

pjh02032121 发表于 2015-9-30 16:16
' M' M* M2 e3 [! M6 b+ b& X  m( |跟PCB的原理图一样

问两个问题：1‘ 原理图的器件和我们所做的die的package symbol是如何关联的？我看了你写的那本书，感觉这个问题还是不甚明朗。毕竟wb是从die上出来的；
2、sip作为一个器件对外，设计的时候肯定有脚是悬空作为外部连接的，这个时候在原理图上是怎么处理的呢？
谢谢灯大师
2 N8 _- |6 |: V& |" I4 Q7 E0 C

pjh02032121

跟PCB的原理图一样