★★★ 大家一起学PADS （一）★★★......【有问必答贴】

jimmy

8 Q* ^: M, J6 G$ h$ p; R0 a3 N大家一起学pads!
& L% Y0 ^& M! A# ~4 F3 F
互相学习，取长补短！

大家对PADS软件使用有不明白的地方或有什么心得体会，
5 |. C: u' w1 O0 H! S* S
1 A( R! G2 B9 a! P" |本贴限pads9.5及以下版本的交流。（暂不交流PADS VX)


: ^$ y7 v$ x3 r) W9 Y欢迎跟贴！有问必答!

: R& U% s. Z. z

8 W7 ^. i7 ]4 }( f[ 本帖最后由 jimmy 于 2008-12-23 21:08 编辑 ]
3 t+ y5 X1 G( O* u4 ?2 B
2 w+ R4 Q$ L2 x$ l
由于此贴已过有效期，特开新贴：

( V) x! X! }3 J* {0 T4 e★★★ 大家一起学PADS（二） ★★★......【有问必答贴】
1 N7 M5 t/ G; |0 Dhttps://www.eda365.com/forum.php? ... 63&fromuid=1147

etwk

jimmy 老师是显示的是Ref.des.但没有Part type and part number

gui_qu

gui_qu 发表于 2011-11-16 20:37
( W/ D8 v! D5 J. `+ H$ G一般那些网络需要包地,那些线要等长,数据线是否都有要求四线带1 地,
( I% V4 |! p  ]: m3 l# `这方面是否有详细的理论解释?
如果需 ...

- r% z# t7 o; D5 R# ^非常谢谢jimmy回复,

1 G6 G2 X: B5 ^
: }! i1 z5 X6 G5 W. y& l
另还有些疑问.请教.
/ e: w$ G1 e5 V3 Q2 P1 M5 m% A1.包地原因,主要针对易受干拢的信号 ,还是针对易产生干拢的信号?或都是两种信号都要进入包地?
2.等长知道是时序要求才做的,但对那些线有时序要求,有时分不清,
( @5 t5 S. @: v4 |0 d 如DDR的数据线与控制线是否要求等长?
地址线与数据线是否要求等长?
; ^" ?/ \* m# o4 v1 J) J- W或者是只要求成组的数据线等长?
' F4 y% o& X( \; K. T0 W" |7 i又或者只要求数据结的高8位等长,再低8位等长,高位与低位不等长?,
5 x: e! b+ [4 m; t
另还有一重要问题,
9 h- C& ~& W! c通俗的说多少M频率的数据信号有时序要求,如是400M,800,还是1G.?

5 K) K! m. u" f7 P& {一个实际的问题,如DDR数据线,最长的那根线有800MILS,但大多数线在400以内可以走通,
6 p1 s5 v, R4 a, [如果频率是800M,这个时候,走等长好还是不走等长好?

6 D& _) P& l* C: e/ S另对于双DDR,或多DDR,如何等长?

! O4 `% Q; U  ]0 @7 y3.以前经常有听到较多数据线时,如16根时,
走4根线时要走一根地线,不要16根同时走,不知道是否正确,不知道具体是如何要求的?
' _# J7 Y# `( q8 ~9 W


0 Y* V0 W" `* ?! X

jimmy

yamazakiryuji 发表于 2014-11-15 20:52
( \* i& e9 d2 u9 H+ f" `版主你好，我用的是PADS2007，在原理图拷贝时，经常会出现很多红色的小方格子（就是那种电气连接断开的标志 ...

) f( Q2 q# [  E1 u0 X取消显示标记选项即可。

jimmy

layout做完了，铺铜也完了，但是每次重开pcb文件的时候，铺铜（flood）的地方就镂空了，如果需要展示效果必须用Flood manager重新Flood才行。

5 K8 \7 K0 L8 y8 T+ d解决方法：重新打开PCB文件时，重新执行HATCH ALL就能恢复灌铜了。或者view->nets，然后关闭此对话框也可以。

也可以进行设置：Tool-->Options-->hatch and flood-->勾选“ Autohatch on file load”

jimmy

xian2006 发表于 2013-10-10 16:58
& M  f$ x: V+ U% t$ X5 c比如说这个封装，那在PART上不是要加很多引脚，在设计规则的时候同网络的安全间距设置为0，这样才能通 ...

中间的散热焊盘只做一个大的就行了。

另外一些小孔，在PCB设计时，选中中间的散热焊盘(通常是接地）的网络后，右键，add via.
& |  E% Y4 ]1 c. ]  g
想加多少就加多少。可以比推荐的多加几个。

yaxis

有什么办法能把4层板分离看内层的电源和地层的走线和铜皮是什么样的吗？
我上次打了一半感觉内层短路了。

jimmy

原帖由 zltwin 于 2008-12-5 11:50 发表
) T- }" `5 g: s! l! O/ ]由于层面比较多，想通过设置快揵键来查看各个层面，请问有没有这个设置啊

+ `( m, T9 B; l* _9 K; G* h+ L: P
! e0 [6 d, H6 y3 e  |5 ?* DLn

/ g% P8 O' n$ X: J+ |) ?n是你要切换的层
8 v8 Y$ }+ @2 N  J! k# ~
% E# O+ ~) p$ c, y- y比如你要切换到第3层，请输入：L3
6 q; z6 S' s( w4 h; u然后回车

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
+ b( G, X% u7 z初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
( Y1 t, X$ p- Z0 e! w这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

  `, }& _+ L& v3 H7 E: T2 [
那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。

9 N' h' M, K# q0 `" m# i我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

hunzi22

那具体和什么走线习惯有关呢？好的习惯应该是怎样呢？
3 q7 ^3 g; y, {6 t* E我是菜鸟，希望楼主耐心指教

! F9 f1 U5 N6 T: A% S+ H+ Hjimmy:

6 o# c6 e9 `6 P9 C- V4 ^; L比如创建元件,丝印外框统一做在all layer

2d线宽不低于5mil
' h+ G. h3 K& M" ^
0 W; B7 r' _+ t6 [# q/ z4 yTEXT等信息不添加在TOP或BOTTOM层

等等...

  }! ^( p9 ^, D& p7 i. q- E  b1 x[ 本帖最后由 jimmy 于 2008-12-27 21:32 编辑 ]

77589

学些了..........

yuanzi88

rose_333 发表于 2017-5-16 10:13
' t9 y! v! O) c7 |- C/ F" ~4 Aorcad原理图如何在logic中打开？
& i1 x5 O8 [$ {- |) {
隔辟部门的硬工，要我帮忙做PCB，给的ORCAD原理图，是*.dsn,这样的文件 ...

: R) ?+ x7 Y8 K% P版本过高，要他转个16.2以下的给你再导入

rose_333

orcad原理图如何在logic中打开？
# l  s3 s% E- r' [, q
隔辟部门的硬工，要我帮忙做PCB，给的ORCAD原理图，是*.dsn,这样的文件，打不开。别人给的也是这样的文件，可以打开。为什么他的文件一导入，程序就出现（Fatal run-time error)。在线等回答。谢谢了！

Dennisy

请教一个关于PADS模块复用的问题。
8 p. E$ N; h5 h3 {8 D我想借用参考设计（其他公司提供）的一个模块到新设计中，复用的模块可以调到新设计中，但是位号还是参考设计中的位号，没用同步新设计中的位号，这是怎么回事呢。
" c% I2 W: N+ d1 o4 j

ZASY49

你好，请问怎么修改pads9.5的快捷键，上网查说是修改menufile.dat ,但是找不到这个文件请问大家都是怎么改的，上次在板子里面设定改了一次成功了，但是只针对那一个板子，以后打开新的板子还是需要重新设定，请问原文件在哪里？帮帮忙，谢谢了
# X9 M  |1 H% k- ]1 R! t  z

Glenn

厉害

LIF0413

jimmy版主
    你好！请教一下，制做PCB封装怎样精确的画元件的丝印的长度，比如画个长方形居中在元件周围怎样定位画这个长度，就像ALLEGRO这个软件一样用坐标输入X长多少，Y长多少，一次性就画好了这个长方形，很方便，请问PDS有这个功能么？

xueling2009

看了这个贴子，还是学了一些东西，谢谢大家的提问，更谢谢大师的解答。

liuyue

:):):):):)

红土乡情

Hi jimmy 您好！
   请问Plane Hatch Outline怎样做出来的？ 前几天打开一份LAYOUT资料（6层板），发现中间层的覆铜边名称为Plane Hatch Outline，按常规覆铜方式不能覆上铜，用灌注工具就可以。找了很久都没有发现，故请问Plane Hatch Outline是怎样做出来的？谢谢！

Z-Dong

如下图就是所要的效果图，但是现在覆铜就会报这热焊盘出错！

Z-Dong

各位大神，现在我有一个问题；就是现在这GND网络，我要做正交/斜交不是过孔覆盖！但是设置正交/斜交这些后覆铜会显示热焊盘出错。请问怎么设置这GND网络覆铜后是正交而覆铜不会报热焊盘错误！

菜鸟—罗哥

大师最近不知道怎么啦,连一个软件我都装不好了,现在我暗恋对象和我越来越熟,我要是再没装好软件正常学习就麻烦啦n能不能搞个破解好的用用?现在这个软件对我来说不仅仅是用来学习的拉,还可以用来吸引对象的呢!!!!!!

菜鸟—罗哥

大师好男人,可惜我不是女娃子,