找回密码
 注册
关于网站域名变更的通知
查看: 2038|回复: 10
打印 上一主题 下一主题

Allegro培训心得---0613

  [复制链接]
  • TA的每日心情
    奋斗
    2026-2-25 15:08
  • 签到天数: 14 天

    [LV.3]偶尔看看II

    跳转到指定楼层
    #
    发表于 2015-7-8 10:59 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
           时间过得飞快,转眼离0613的培训已经过去快一个月了,今早还看到微信上朋友问7月份的培训何时开始,心想自己到现在还没写培训心得,要赶快补上才行呀。不过为什么等这么久才开始写呢,也主要因为在6月13日时杜老师培训的信息量太大了,过后很长时间我都还在慢慢消化和练习,想着只有在消化吸收后才会从培训中真正学到些东西,这也才算尊重杜老师。待把课堂上培训的亮点学懂后,又上了学堂上巩固学习了这一期的PPT,终于该知道写些什么心得了。
    ( t" {7 f9 g7 n       因为原来也在实际工作中用allegro作过许多板子,所以基本上对用allegro软件进行从原理图到导网表到PCB,从PCB布局到层设置再到规则设置,后来到走线,铺铜和电源平面分割,最后到检查和出Gerber资料这些全流程的设计过程已经比较熟悉了。不过听了杜老师的介绍中,我发觉了一些亮点,这可能是在今后的用allegro软件设计PCB中要用到的技能:9 b' r8 A  s/ W1 m0 @
    1、导结构图时,先在subcalss中新建两个结构层,命名描述为当前日期的结构导入,然后在导入中选结构层时就可以用map键,让它找到你定义的层,这样就可以为每一次结构的导入,板型或结构器件的变化提供指导了;3 c" O1 k+ g0 |! I) k7 {" t, V
    2、关于在规则设置前先进行层叠结构的定义,包括设置每层的层厚,介电常数,到后面计算有要求阻抗的阻抗线的线宽和线距,这里不仅包括单根线,还包括了差分线,真是好强大呢。这一步骤放在规则设置前作完,我觉得这对于我们作特殊线的规则设置是非常有帮助的。事先规划好比事后再返工,这个能节约的时间可不是一点点呢,有过类似经历的人都懂得;
    ( x" b8 t- F8 @+ x0 I3、利用snap pick to 来放置需定位的元件,制作特殊的可靠性和上焊性好的钻孔焊盘,这些培训细节也是对日后的工作可以帮助很大的;
      k1 v8 I0 X- |% p2 U" w4、个人认为本次培训最大亮点是讲解关于allegro中DDR器件的布局和规则设置以及布线方法。这里我就不详述了,因为亮点太多,我作为一个基本会用allegro的工程师 ,从培训中聆听理解到下来实际中作的课件练习,也基本上花了半个多月才能理解会用老师的讲解内容,可见老师的培训对我们的重大指导意义;
    7 h4 O1 n: k3 T6 Y- A5、skill的应用。在这次培训中我发现杜老师电脑中skil插件的神奇。检查错误可以用skill,作gerber资料可以用skill等等,skill真是太强大了。后来我也在EDA365上下载了一些skill,装到自己的allegro软件中,发现真的是非常的好用。2 q/ ~2 A2 U) J3 X) _
    精彩的培训总是发觉时间过得飞快,后来因为家中突然有事,没能听到最后并和大家合照,感觉有少许遗憾。不过一如既往的支持杜老师,期待7月份的培训尽快到来。1 X" }) d: B& F$ D
    谢谢!( h% o, t0 }9 c% p
    3 M+ C' h7 f2 z+ }8 I6 c

    & D6 p3 P3 y$ o, e

    该用户从未签到

    10#
    发表于 2021-7-8 21:31 | 只看该作者
    subrina 发表于 2015-07-09 11:06:15
    7 C" c* A* t/ }+ U: Q9 h下图是我完成的培训作业,根据老师的课件练习画的DDR2部分的走线图,可能还有许多不合理的地方,请大家不要拍砖。
    . D3 i0 S3 c$ U! D0 Q  t; T最后还想感谢杜老师在学堂中留下的完整的课件PCB文件。我相信有这个文件和PPT,我们可以学到更多的关于高速布线的东西的。请大家积极学习吧!
    % Q& ^6 P0 `7 z8 S% o. K/ ~, U7 m
    . z6 o( K9 T8 g6 s! j
    端接电阻走线太长了' a/ U  M$ ~1 ^1 a( ?2 ^

    “来自电巢APP”

  • TA的每日心情
    奋斗
    2026-2-25 15:08
  • 签到天数: 14 天

    [LV.3]偶尔看看II

    8#
     楼主| 发表于 2015-8-20 11:55 | 只看该作者
    谢谢鼓励!师兄,也一起加油吧!

    该用户从未签到

    7#
    发表于 2015-8-19 14:36 | 只看该作者
    勤奋的孩子
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    5#
    发表于 2015-7-10 11:30 | 只看该作者
    地址线分支是指从T点到IC的线,到上下拉匹配电阻的线无需等长,只要尽量短即可。
  • TA的每日心情
    奋斗
    2026-2-25 15:08
  • 签到天数: 14 天

    [LV.3]偶尔看看II

    4#
     楼主| 发表于 2015-7-10 10:18 | 只看该作者
    谢谢老师的表扬,T点的位置在没有看到老师的PCB前,是按照一个大师的书中提到的位置放置的。地址线分支是不是指的连接到IC上面的电阻电容上的线,这个线我是也绕了等长,难道这个线不用算到地址线等长范围吗?老师,真对不起,实际上在培训时关于地址线部分我是没有太听懂的,我一直以为地址线绕等长也和数据线一样,要全部网络等长。可能这个观点是错误的,请老师纠正,谢谢!
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    3#
    发表于 2015-7-9 16:19 | 只看该作者
    这样的作业非常值得表扬。
    7 R3 y2 C6 l4 x$ V- Y是不是T点的位置不合适?有些分支还绕等长了?
  • TA的每日心情
    奋斗
    2026-2-25 15:08
  • 签到天数: 14 天

    [LV.3]偶尔看看II

    2#
     楼主| 发表于 2015-7-9 11:06 | 只看该作者
    下图是我完成的培训作业,根据老师的课件练习画的DDR2部分的走线图,可能还有许多不合理的地方,请大家不要拍砖。
    8 |2 z0 H2 @. B, ~8 `最后还想感谢杜老师在学堂中留下的完整的课件PCB文件。我相信有这个文件和PPT,我们可以学到更多的关于高速布线的东西的。请大家积极学习吧!
    ( u- M. a$ q0 l. h. _8 g+ h4 K

    截图00.jpg (465.27 KB, 下载次数: 1)

    DDR2课件

    DDR2课件

    点评

    端接电阻走线太长了  详情 回复 发表于 2021-7-8 21:31

    评分

    参与人数 1威望 +10 收起 理由
    dzkcool + 10 赞一个!

    查看全部评分

    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2026-4-18 17:12 , Processed in 0.125000 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表