等长差分对走线疑惑

emanule

如果有一对LVDS差分线线需要走等长，但是由于连接关系，两根线无法做到完全的等长，那么我是优先保证等长呢还是保证差分？
' _- p2 L' P  I& D8 d7 o线长不匹配，会引起时序问题；而间距不一致，会引起差分阻抗的变化，虽然从这个点的角度来看是不符合的，但是整体看阻抗还是近似满足的，加之差分线本身的耦合就不显著。
+ }% b9 ?9 y# q) S5 q9 S一直在疑惑，希望有高人可以指点一下，谢谢！
如图

1 J" s' }( B( ^3 s% ~" `: M[ 本帖最后由 emanule 于 2008-9-18 13:06 编辑 ]

michael_jnan

在无法满足既走等长又等距的情况下，建议优选走等长，在考虑等间距

forevercgh

等长与否直接影响到了共模分量成分的大小
5 B7 ^5 ~9 a( H8 ^1 q0 v6 Q间距问题引起耦合程度的变化进而影响阻抗连续性

xdlifu07044

学习学习

jiepcb

我也看了很多资料,同意12#楼的说法.

tigerish

其实主要还是看时序上面会不会有大的变化！

emanule

原帖由 yadog 于 2008-9-19 16:15 发表
8 U  q! Q, b7 g5 k+ B

. m" }- h* {' l# r3 ]比如 对于FR-4走线，取pcb走线延迟为150ps/inch（这里取个典型值）
5 \. z# k- @* R! h2 h
对于具体行业，比如要求差分对相位差不超过1%@1GHz，
  R6 |+ v4 Z7 |! ~0 F, ^5 u4 A那么就是要求走线失配小于10ps，
- P6 z/ |7 q5 u5 ?. G再把这个时间换算成pcb走线就ok了
4 G7 I. \, o4 h8 z  j( |& r7 E+ q
! F4 C; Y) _# \4 T. p, P  G当然各个不同 ...

/ r. M  }' j- |7 R
谢谢您的回答，受教了，谢谢！

forevercgh

jog out

yadog

原帖由 emanule 于 2008-9-19 08:21 发表
8 q: U* w  V% h% b& o( N& f3 p. X
0 ]0 D3 J' D. Y$ I4 D如何计算呢？
5 ?6 B% i) K# U0 Q' K8 y可否提供？谢谢！

: A: H. O  s4 q7 i# f
+ x, y/ x0 Y3 N& Q0 s7 n* C! s$ i比如 对于FR-4走线，取pcb走线延迟为150ps/inch（这里取个典型值）
6 T: y2 p% p0 Q* z  Z1 V
对于具体行业，比如要求差分对相位差不超过[email=1%@1GHz]1%@1GHz[/email]，
那么就是要求走线失配小于10ps，
再把这个时间换算成pcb走线就ok了

' M1 }) Z" F# L7 x6 c当然各个不同行业的不同应用，相位差要求各不相同，需要查阅相关spec
没有统一的标准的

armtt6

进来学习学习。

emanule

原帖由 yadog 于 2008-9-18 22:00 发表
; }9 {+ Q; [- l) s! @其实等长线之间容许的线差，可以根据信号速率来算下的

如何计算呢？
( k3 }8 V2 h9 e7 v' @5 T9 }可否提供？谢谢！

yadog

其实等长线之间容许的线差，可以根据信号速率来算下的

emanule

感谢楼上两位的分享，谢谢！

killerljj

个人感觉还是等长更重要吧，毕竟可以允许有+-15%的误差。

logo

本人认为，优先保证差分对内的信号相对等长，因为差分对信号的本质是两个等值、反相的信号，保证相对等长了就是保证了差分对内的两个信号的相位正好是１８０度．很多时候因为走线和器件pin分布等原因造成走线不能保持相对等长，因此在走线上经常会采取如楼主图示的方法，顺带说一下偶觉得楼主的图片中那个小突起高了点．另外差分的走线间距不一致，会引起差分阻抗的变化，在一定程度是可以接受的，因为差分走线也存在松、紧耦合形式，当然为了保证耦合和阻抗，差分对内的间距也不能拉开太大，一般是两倍线宽。