找回密码
 注册
关于网站域名变更的通知
查看: 3696|回复: 15
打印 上一主题 下一主题

求allegro16.6导出3D图的步骤

[复制链接]

该用户从未签到

跳转到指定楼层
#
发表于 2015-6-10 16:57 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
allegro16.6导出3D图,结构老说有钻孔信息,我这明明构掉了

该用户从未签到

15#
发表于 2024-9-12 17:21 | 只看该作者
路过学习中。。。。。。
  • TA的每日心情
    郁闷
    2024-9-12 15:10
  • 签到天数: 1 天

    [LV.1]初来乍到

    14#
    发表于 2024-9-12 10:40 | 只看该作者
    首先器建封装时要建器件高度,导出时file--export--IDF--PTC(选项)---OK按这个方式,在PTC页面点选filter,将除pins,board outline及  place components这三项外的都勾选上,这样除了这三项勾选上的就不会导出来。另外导3D文件还要注意一个问题,就是PCB文件里只能有一个外框,如有多余的拼板外框等要删除。
  • TA的每日心情
    难过
    2020-1-14 15:46
  • 签到天数: 2 天

    [LV.1]初来乍到

    13#
    发表于 2024-9-11 14:22 | 只看该作者
    2024年,仍然碰上这问题....

    该用户从未签到

    12#
     楼主| 发表于 2015-9-29 17:46 | 只看该作者
    allegro小菜 发表于 2015-9-21 14:28' n' E* D. U0 [( {! I
    我也是 16.6的 导出结构对方只能显示草图  晕死我了 楼主可解决了?
    7 d, f0 `- r- k
    我的删掉VIA导出的3D,结构就可以知道导入了,没有其他问题4 `" j2 n6 e+ |# f8 z/ M- G

    该用户从未签到

    11#
     楼主| 发表于 2015-9-29 17:45 | 只看该作者
    我现在只能删掉PCB上的VIA再倒出3D来

    该用户从未签到

    10#
    发表于 2015-9-21 14:28 | 只看该作者
    katherine_he 发表于 2015-6-17 17:27- S* e; h: {0 j5 |% Z0 I
    有的,我以前也是这样导出的,但现在不起作用,不知道哪里的原因呢。

    5 L) L& n! O: J2 Z( E哥们 你的问题解决了没是?知道的话告诉我下?是不是库的路径问题?
    $ [* y% D3 D5 k7 d9 [: A( w# r& n* W2 H- H& L* D

    该用户从未签到

    9#
    发表于 2015-9-21 14:28 | 只看该作者
    我也是 16.6的 导出结构对方只能显示草图  晕死我了 楼主可解决了?

    点评

    我的删掉VIA导出的3D,结构就可以知道导入了,没有其他问题  详情 回复 发表于 2015-9-29 17:46

    该用户从未签到

    8#
     楼主| 发表于 2015-6-17 17:27 | 只看该作者
    有的,我以前也是这样导出的,但现在不起作用,不知道哪里的原因呢。

    点评

    哥们 你的问题解决了没是?知道的话告诉我下?是不是库的路径问题?  详情 回复 发表于 2015-9-21 14:28

    该用户从未签到

    7#
    发表于 2015-6-17 16:42 | 只看该作者
    本人使用的是 16.3 版本的软件,在 IDF Out 窗口中可以勾选 Use Filter 选项,并在后面的Filter 中选择不输出的元素,也许楼主说的钻孔信息可以通过勾选 via 来消除掉。16.6 版本有这个选项吗?

    该用户从未签到

    6#
     楼主| 发表于 2015-6-17 10:22 | 只看该作者
    dzkcool 发表于 2015-6-11 18:43
    4 s( I: i% d. r4 I8 b: L0 G1 S. \: T建封装时一定要设置元器件高度,否则没有多大意义。
    , E5 X* v0 a" Q$ r
    建封装一般都加了高度的
    7 `. P6 M! g% h# y5 F' x

    该用户从未签到

    5#
     楼主| 发表于 2015-6-17 10:20 | 只看该作者
    tanxijun0870 发表于 2015-6-11 17:09
    $ l/ a# ~( P/ G' N2 T% q0 y- |file--export--IDF--PTC(选项)---OK

    & w# l7 Y- B6 B* r是这个步骤来的,可16.6的怎么去掉钻孔信息呢,如果我PCB有VIA时导出的3D,结构导不进去,一直提示在加载钻孔表。& W* d! P9 M$ w9 p* Y/ Y% I
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    2#
    发表于 2015-6-11 18:43 | 只看该作者
    建封装时一定要设置元器件高度,否则没有多大意义。

    点评

    建封装一般都加了高度的  详情 回复 发表于 2015-6-17 10:22

    该用户从未签到

    1#
    发表于 2015-6-11 17:09 | 只看该作者
    file--export--IDF--PTC(选项)---OK

    点评

    是这个步骤来的,可16.6的怎么去掉钻孔信息呢,如果我PCB有VIA时导出的3D,结构导不进去,一直提示在加载钻孔表。  详情 回复 发表于 2015-6-17 10:20
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 12:04 , Processed in 0.171875 second(s), 25 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表