|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
看Jimmy哥的书和礼视频,上面有讲:将T点放在两片DDR之间,建了CPU到T点的长度匹配管对脚组,并且做了等长绕线。
# f8 I; P4 O' a4 v却没看到 做T点到DDR1匹配管脚对组等长绕线 和 T点到DDR2匹配管脚对组等长绕线% C: _. F8 F# V4 R: u
jimmy哥是将后面这两组略过了,还是说不用做? W2 h7 b% b. K8 |/ f
, }; ~, R; c/ _' s+ S# K长度匹配管脚对组2:T点到DDR1
7 s& L: L- }4 o+ g) {' ?8 r长度匹配管脚对组3:T点到DDR2* S+ S3 ]/ F) H0 |( n, v
这两组应该也需要做等长绕线吧
G. D3 [8 B9 `4 k5 g8 Y8 n
( ^# b, Q' p2 ~, v* u/ y) d我照着视频操作:, r/ Z& u7 h( q6 V, ?: w$ l4 U
将T点放在DDR1,与DDR2中间,建立T点到DDR1匹配管脚对组等长和T点到DDR2匹配管脚对组等长" ^0 s" m( |# m& H0 X! |
然后对两组分别进行等长绕线时,发现受到空间因素不太好绕
" {5 @/ o \" M7 [# {2 X |5 efile:///C:\Users\Luke\AppData\Roaming\Tencent\Users\258366517\QQ\WinTemp\GE\38C63427-A66E-4CDB-80B9-E2E1F5486924.jpg
- @, ^. V( _$ W5 V5 ~: v4 b% u: b1 ^( ^1 Y
% R5 g5 {0 n: L& }# }7 @想问下Jimmy哥和各位是哪里没弄好吗?大家有遇到过类似情况吗,有什么好的建议,谢谢了
8 J3 k8 `! X% r1 y* [: W8 u [' \3 v
& ~, q Z- Y- { A( z. l |
-
1.jpg
(28.66 KB, 下载次数: 5)
|