差分线出错！

阿斯兰 · 发表于 2015-2-26 16:28

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由阿斯兰于 2015-2-26 16:30 编辑

从原理图导入PCB后，原先画好的差分线没有了，请帮忙解决！

y8883888 · 发表于 2015-2-28 14:59

学习了

arrowlin · 发表于 2015-2-27 10:28

学习了

阿斯兰 · 发表于 2015-2-27 09:20

本帖最后由阿斯兰于 2015-2-27 09:23 编辑

jimmy 发表于 2015-2-26 16:45+ \0 D9 K" U; B7 v' v+ k
我猜：可能原理图改了网络名

经过试验发现，是从原理图导入到PCB中的时候多了一个extracting schematic constraints
这个是先前导入时候没有出现的，现在出现后，就出现了差分线消失的情况，下面上图
这个导出是在哪个地方设置的，我用的是Cadence Concept-HDL导入到PCB中的

jimmy · 发表于 2015-2-26 16:45

我猜：可能原理图改了网络名

yangjinxing521 · 发表于 2015-2-26 16:35

改了网络名字，也可能是加了东西。。。锁住线就行了

jimmy · 发表于 2015-2-26 16:34

猜灯谜？

帐号		自动登录	找回密码
密码			注册

推荐内容 /1