找回密码
 注册
关于网站域名变更的通知
查看: 3808|回复: 26
打印 上一主题 下一主题

关于QSFP收发信号的处理

[复制链接]

该用户从未签到

跳转到指定楼层
#
发表于 2014-12-7 11:30 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 kevin890505 于 2014-12-7 11:31 编辑 * ?7 Y# S, J+ \  z* p

, o* z, p7 m+ ~第一次弄QSFP+,完全没信心,请问各位大神,这种10G的差分(4对收,4对发)处理上有什么要注意的:) R& d) t; c3 B) @4 U. _
1,收/发的4对之间应该不用等长吧?
0 ^; Y/ Q0 a+ C" H0 ^" h2,对于高速的差分,从1mmBGA中出来,BGA下方应该有>2CM的走线.下图neck mode或者每根线各走一个通道,对于信号那种更好?
' `- Z9 t2 C  y3,10G的信号,如果没有长距离的水平,垂直走线,大约小于5cm,用考虑十度走线么?
! b& `  B- Y. e2 ?如果各位大神有其他意见,建议,跪求!!( B( J1 `' h6 ^% R0 J; m

- m- j5 L" B! I; a( i" m8 [还有关于电源处理,内核0.9V电流>30A,设计的是48A,这种大电流在处理时候有什么要注意的?
2 R3 D- [1 g8 I/ e1 x" X' a因为是长方形布局,电源在右侧偏下,芯片在左侧,中间偏上有2个DDR3颗粒(不一定会用),这一块地平面回流电流貌似非常大,将来会影响这2个DDR3么,准备跑2133M的。
: s0 _. H# B  |8 z/ M
$ m& }3 ^7 F4 p* N我是很有分享精神的,不过大家懂得起,实在不方便上图。ORZ。
8 [. O6 V# C& p+ x

QQ截图20141207112055.png (17.03 KB, 下载次数: 2)

QQ截图20141207112055.png

该用户从未签到

推荐
发表于 2014-12-9 23:34 | 只看该作者
我也来说一下,个人意见,仅供参考:
0 T0 U' o' I: C" H4 O1. 要严格等长;不管是差分线对还是TX,RX对,等长就是了,虽然我们知道后者是无所谓,万一软件调不出来,第一件事就是问你这个:等长了吗?你就可以胸有成竹地说,所有的都等了。4 a& n/ D: p5 I3 h2 A3 ?
2. 不用说了,neck mode;) [2 P: d' J) I
3. 同上,需要十度走线;( [4 I: n% N1 ^0 N' v
4. 除了多铺铜,最好顶底层用2OZ以上的铜皮,电源是最为关键,对数字部分,我一般看重的是电源和回路。
5 c& z. _. A" q, c4 {. u0 N3 K- }  y年底要发奖金,这个时候,一定要注意设计,如果因为一时痛快而被人抓了把柄,奖金分少了,就不好了。

点评

请教下,FR4采用10度走线是和材质有关,我们现在采用ROGERS,不知道还有没有这个问题还需要10度走线不? 大家都采用什么材质,有没有必要换ROGERS的板材, 还有个问题,PHY到光纤口的差分信号是不是50欧姆?有  详情 回复 发表于 2015-5-15 10:46

该用户从未签到

推荐
 楼主| 发表于 2014-12-9 13:08 | 只看该作者
dzkcool 发表于 2014-12-9 10:27
4 C) _1 d+ X8 i8 Q- C- i4 h1、收发之间无需等长,实际上走线拓扑一致,相差也不会太大;
# M- D* `( r  k. u$ Y. T$ u2、BGA内用Neck模式,一般是4/4的线宽线距, ...
/ n! w& C! s1 m, j$ k# C; W, L, l
多谢大神。关于内核电源处理,我目前使用4内层+1表层铜皮的方式。通流量绝对满足48A要求。
/ J5 @: Z4 a; Y7 O( L. X! _3 r而且电源走向没有经过DDR,但是电源到芯片相当于一根较小的U形铜皮,   DDR大概位置$ Y% v' K* a! F: [! E. d  x4 X
刚好在U的中间偏上侧,虽然电源不影响DDR,但是我经过仿真发现直流回路在地平面6 D: Y. ^9 u( w+ e% ^2 k; j# E! n
上的电流密度,DDR下方明显要大许多,这个问题应该怎么处理?  单独掏空DDR和内核电! u/ M( p+ N8 ]; O. T3 j8 V
源地中间形成一个隔离槽的话会影响DDR走线下方的参考地,所以纠结啊!!!或者不用管?. T2 F7 O& G  L: L  c
  • TA的每日心情
    开心
    2025-11-21 15:41
  • 签到天数: 1275 天

    [LV.10]以坛为家III

    21#
    发表于 2020-9-2 14:02 | 只看该作者
    谢谢分享

    “来自电巢APP”

  • TA的每日心情
    开心
    2024-1-3 15:02
  • 签到天数: 48 天

    [LV.5]常住居民I

    20#
    发表于 2016-4-21 16:42 | 只看该作者
    感谢分享,刚好需要。

    该用户从未签到

    19#
    发表于 2015-7-14 21:31 | 只看该作者
    请问能大概讲下十度走线吗?真的没见过。。。。
    0 w) U6 Y1 g4 t' _

    该用户从未签到

    17#
    发表于 2015-5-21 17:13 | 只看该作者
    没有想象中的那么复杂,ALTERA开发板做过类似的板子,具体参考Stratia IV GT 100G Development Kit Board

    该用户从未签到

    16#
    发表于 2015-5-20 09:36 | 只看该作者
      是做背板么?一个QSFP+内部是否有CDR?   如果不同差分线之间能保持等长或者尽量等长最好,但是实际上由于接口 芯片引脚位置等因素造成不可能完全等长。 如果不等长并行的信号如何处理,这交给后面的CDR芯片进行数据整形。

    该用户从未签到

    15#
    发表于 2015-5-20 09:29 | 只看该作者
    你是做QSFP+背板PCB的吧?  为什么需要这么大的电流?对于SFP+ QSFP协议先熟悉下
  • TA的每日心情
    开心
    2024-9-14 15:26
  • 签到天数: 9 天

    [LV.3]偶尔看看II

    14#
    发表于 2015-5-15 17:23 | 只看该作者
    材质会影响阻抗,更换了材质 阻抗线需要重新计算,已经达到10G 用ROGERS 相对于FR4性能更好 当然价格也贵点。不知道10度走线,都是走直线和135°走线,当时画的是个八层板,收发各有8对吧+ A/ J: z( N" j& ^, `0 [
  • TA的每日心情

    2020-4-16 15:19
  • 签到天数: 5 天

    [LV.2]偶尔看看I

    13#
    发表于 2015-5-15 10:46 | 只看该作者
    part99 发表于 2014-12-9 23:34
    ; o' T0 A; _+ V+ z: E1 a) a6 n我也来说一下,个人意见,仅供参考:" Q/ z- N1 S5 V$ Y. k, I
    1. 要严格等长;不管是差分线对还是TX,RX对,等长就是了,虽然我们 ...
    ' p% O- @# a* @
    请教下,FR4采用10度走线是和材质有关,我们现在采用ROGERS,不知道还有没有这个问题还需要10度走线不?( z' k* Z2 e' b( H/ v
    大家都采用什么材质,有没有必要换ROGERS的板材,# z( i6 ?) o$ O: u) v8 [

    5 w! w3 ~' F% A0 m: k6 J& H: B
    3 S8 |( T- z, E2 \% d还有个问题,PHY到光纤口的差分信号是不是50欧姆?有没有什么资料啊
    9 ?, [' q1 c; K$ d: ]0 o, ^

    该用户从未签到

    12#
    发表于 2014-12-12 16:45 | 只看该作者
    本帖最后由 panpan 于 2014-12-12 16:47 编辑
    $ R- E& b. I( o# |9 ], ?; `! Y0 w- f6 h% e( A8 ]
    1,收发之间不需等长
    ( a0 N- r% |+ ]% m: m8 X: j2,必须用neck mode3,什么是“十度走线”?; M- Q' b7 W5 N% X
    5 _- x4 L( a6 M4 i8 k* L0 G- V

    该用户从未签到

    11#
     楼主| 发表于 2014-12-9 22:32 | 只看该作者
    jhh610528 发表于 2014-12-9 22:24
    8 g' y1 T9 b7 x1.不需要等长2 w3 M* |' U3 J2 J* G8 x. D6 z
    2.neck mode
    ( g$ ^% r  R) `3。不需十度走线

    6 g( o" V" b# J" ^5 N8 ]3Q ; B$ u: L4 g: X! r) U

    该用户从未签到

    10#
     楼主| 发表于 2014-12-9 22:31 | 只看该作者
    dzkcool 发表于 2014-12-9 15:28
    : {8 O% T3 u  e+ q我想,直流应该对DDR的影响不大
    & {7 ^  h! h: T- `
    多谢大神帮忙。
    . @# n) [4 P% o3 X0 e, q7 O

    该用户从未签到

    9#
    发表于 2014-12-9 22:24 | 只看该作者
    1.不需要等长% N5 A; ~7 Q2 S
    2.neck mode
    % n, m9 v, i/ S) [3。不需十度走线
    5 U4 a7 ?2 M4 m3 ]( R4。可以在信号层多铺几个铜皮  U  W; a6 L# B  p/ o+ `+ T$ r
    个人处理方法,仅供参考
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    8#
    发表于 2014-12-9 15:28 | 只看该作者
    我想,直流应该对DDR的影响不大
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 02:29 , Processed in 0.187500 second(s), 31 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表