EDA365电子论坛网

标题: 掩埋式叠DIE封装方式 [打印本页]

作者: yuju    时间: 2014-3-13 22:24
标题: 掩埋式叠DIE封装方式
文章介绍新式材料与叠层芯片方式,有利解决模块多芯片,小空间约束。3 M: v- V' R! c. o. P3 ]
未来高密度,多层次的堆叠设计,不妨是一个好的方向选择。8 P! G8 t$ X, g, X- g
来自-半导体制造月刊-兴森科技封装部 - h* O* h( i/ G, F$ |# v6 z

01.jpg (108.94 KB, 下载次数: 13)

01.jpg

02.jpg (127.68 KB, 下载次数: 9)

02.jpg

作者: 吴林汉    时间: 2015-3-19 14:07
果然是好东西,收藏
作者: pijiuhua    时间: 2015-3-19 14:58
高!
1 N% f# a/ X: ~, t! N3 ^  q中间那层东西是什么材料?
作者: hwh    时间: 2015-4-13 14:58
谢谢了
作者: xiáò虫    时间: 2016-6-10 17:36
学习了!
作者: 紫菁    时间: 2017-7-21 14:00
好厉害啊$ x. ~: D& _6 g( b

作者: gochip    时间: 2019-5-3 18:10
越来越高




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2