请问如何从datasheet里面得到fpga 的时序约束参数

烂泥桑 · 发表于 2014-4-16 10:58

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

我是个新手，在看特权同学的视频教程，在看到他的关于时序分析的公开课时，有怎么也想不明白的地方，就来问问，也不知道标题起的会不会文不对题，各位见谅。

在这一篇文章中：http://www.61ic.com/Technology/embed/201304/48186.html

特权给了一个例子，是pin to reg的一个时序例子，我对其中的
Tco_max = Tpclk – Tsu

Tco_min = Th
深感疑惑，希望能得到各位的一些解答，另外以此为契机，也想问问各位是如何通过外部芯片的datasheet得到想要的时序参数，或者各位有没有什么学习文档可以提供，谢谢。

lvsy · 发表于 2014-4-16 11:49

本帖最后由 lvsy 于 2014-4-16 12:24 编辑

这个图理解起来更容易一些。

lvsy · 发表于 2014-4-16 12:34

lvsy 发表于 2014-4-16 11:49/ Q5 w. b$ d+ w: O/ } X+ m5 ^
这个图理解起来更容易一些。

图片怎么这么小？怎么删掉其中一个？

烂泥桑 · 发表于 2014-4-16 15:10

lvsy 发表于 2014-4-16 12:34
! }7 H) |. W% T- t/ t图片怎么这么小？怎么删掉其中一个？

图片确实有点太小，难看，能不能说说图片的出处，我再去找找看。这个图片是关于什么的？

lvsy · 发表于 2014-4-16 15:19

烂泥桑发表于 2014-4-16 15:10" L8 O5 }. t+ M4 T. \' r+ n
图片确实有点太小，难看，能不能说说图片的出处，我再去找找看。这个图片是关于什么的？

这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

烂泥桑 · 发表于 2014-4-16 16:10

lvsy 发表于 2014-4-16 15:19
) q- z7 a, ~3 K) T P这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

感谢，我先去看看。。。

zgq800712 · 发表于 2014-4-16 18:57

里面有参数的，你在他手册里查 tsu tco 会出来

烂泥桑 · 发表于 2014-4-16 22:41

zgq800712 发表于 2014-4-16 18:57
, I* Q6 |( M* L' \6 l里面有参数的，你在他手册里查 tsu tco 会出来

朋友，帮人帮到底，你能不能截个时序图，参数图，举例说明一下。我知道是为难了，但还请指点一下，小弟入门不易啊

烂泥桑 · 发表于 2014-4-17 16:45

lvsy 发表于 2014-4-16 15:19
7 {; n! {1 n5 C( q这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

最后在自己的YY下，我感觉自己给解释勉强可以接受，这个问题就到此为止了。
另外我在看你发的文档的时候，可以说看的一头雾水，能请教两个问题吗？

1、文档中那些像是描述语言一样的语句是什么呢，做什么用的？

2、文档中提到input_delay和output_delay，我在特权同学的教程里面也有看到，但是这对不同的系统（我的意思是FPGA时钟和外部ASIC的时钟的具体情况），这个input_delay和output_delay是否有同一个或者具体的定义。换句话说，就是当我获得整个系统各项的参数时，如何得知input_delay和output_delay由哪几项参数构成，从而写成表达式呢？

lvsy · 发表于 2014-4-17 17:19

烂泥桑发表于 2014-4-17 16:45
* t1 x. y$ I5 J0 T最后在自己的YY下，我感觉自己给解释勉强可以接受，这个问题就到此为止了。! }- C; k4 }$ l# u4 M1 f
另外我在看你发的文档的时候 ...

1. 那些语句就是约束文件（*.sdc）的格式。
2. input_delay和output_delay对于不同的系统定义是一样的，但是具体值是不一样的，要根据跟FPGA相连的外部ASIC的I/O的具体参数来确定。
input_delay和output_delay的最大最小值跟外部器件的Tco/Tsu/Th这些参数相关。

zgq800712 · 发表于 2014-4-17 20:13

本帖最后由 zgq800712 于 2014-4-17 20:14 编辑

烂泥桑发表于 2014-4-16 22:411 c2 C% W# z3 {' h
朋友，帮人帮到底，你能不能截个时序图，参数图，举例说明一下。我知道是为难了，但还请指点一下，小弟入 ...

不用查这些了。CPLD 可能综合下100多M,
FPGA 同一个设计多达到了200多M的Fmax的报告。
这些还不满足你的要求？先看看入门的，一步步来看。

我可以说很多人书说上多说到timequest ，但是基本多事照手册的来，没多少自己的见地。

HDL 硬件描述语言，不是C程序设计语言，好好想下描述语言和设计语言什么区别。

烂泥桑 · 发表于 2014-4-17 23:00

本帖最后由烂泥桑于 2014-4-17 23:02 编辑

lvsy 发表于 2014-4-17 17:19* j# Y: ]) r% k' e- X! J7 Z, W
1. 那些语句就是约束文件（*.sdc）的格式。% j3 Y; ^! a! N/ I7 I
2. input_delay和output_delay对于不同的系统定义是一样的， ...

朋友你说“对于不同系统的定义是一样的”，这句话的是说他们的含义相同，还是说他们能以同一条表达式表述，只是各项表达式要按具体系统具体分析，得到相应的值？

下面两幅图是我看特权同学文档上面的图，关于input_delay，只有一条表达式，他在视频中只说是将fpga外的参数移到不等式的同一边，然后就得到了input_delay,这样的话，我完全感觉不到input_delay到底如何用语言（中文）来表述啊，怎么将input_delay（输入延时？）和表达式联想到一起啊。还望版主提点一下

lvsy · 发表于 2014-4-18 12:50

本帖最后由 lvsy 于 2014-4-18 13:25 编辑

烂泥桑发表于 2014-4-17 23:00
S5 y) }3 z+ I, I" _朋友你说“对于不同系统的定义是一样的”，这句话的是说他们的含义相同，还是说他们能以同一条表达式表 ...

最大输入延时如下定义：
input delay max = Board Delay (max) – Board clock skew (min) + Tco(max)
Altera官方资料是这样表达的：
Input maximum delay= value maximum trace delay for data + tCO of external device – minimum trace delay for clock
以你这个图来讲，Tpcb就是Board Delay， Tc2s-Tc2r就是Borad clock skew，也就是trace delay for clock，那么
input delay max = Tpcb(max) – (Tc2s(min)–Tc2r(max)) + Tco(max)就是成立的，你仔细体会一下。

同理得到最小输入延时：
input delay min = Tpcb(min) – (Tc2s(max)–Tc2r(min)) + Tco(min)

lvsy · 发表于 2014-4-18 13:27

根据
Tco_max = Tpclk – Tsu
Tco_min = Th
你就可以得到input delay跟Tsu/Th之间的关系

烂泥桑 · 发表于 2014-4-18 15:19

lvsy 发表于 2014-4-18 13:27 U) @# r/ m y8 L9 e4 b( z: [3 [
根据2 e8 Q8 n" E! z
Tco_max = Tpclk – Tsu! G: m6 }6 v1 Q' O+ i& |# Z
Tco_min = Th

感谢你的回答。但是我还是有些许疑问
1、“Tc2s-Tc2r就是Borad clock skew”，这个Borad clock skew怎么定义呢，中文应该是板上时钟偏移，但是谁是标准呢？我的意思是为什么是Tc2s-Tc2r，而不是Tc2r-Tc2s?我能不能理解为输入延时和输出延时都是以FPGA去看，以FPGA为标准？

2、
Tco_max = Tpclk – Tsu
Tco_min = Th
是官方给出的吗？能不能说说出自那篇文档啊，我再去看看。

帐号		自动登录	找回密码
密码			注册

请问如何从datasheet里面得到fpga 的时序约束参数

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1