FPGA做IIC主设备的问题

ych634227759 · 发表于 2014-4-15 09:28

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

诸位好，现在的设计是这样的，FPGA做IIC的主设备，一片1.8V的芯片，一片3.3V的芯片，均为从设备，2个芯片的IIC管脚均接至FPGA的2个普通I/O，这样问题就来了，1.8V和3.3V电平不匹配。那能不能改成这样，将1.8V芯片的SCL、SDA管脚接到1.8V的BANK内，然后从3.3V的BANK内接出SCL、SDA并与上述的2个普通I/O对接。这样可以么？

求大神

part99 · 发表于 2014-4-15 09:38

是这样的，记得SCL和SDA配置成OD就可以了。

ych634227759 · 发表于 2014-4-15 09:49

part99 发表于 2014-4-15 09:38, b( K9 p; m4 f
是这样的，记得SCL和SDA配置成OD就可以了。

可否再具体点啊？感激不尽！

part99 · 发表于 2014-4-15 09:54

ych634227759 发表于 2014-4-14 20:49
: [2 P6 g4 T& e* g8 D" H( L可否再具体点啊？感激不尽！

你能否具体点告诉大家你用的是什么FPGA啊? 感激不尽！

ych634227759 · 发表于 2014-4-15 09:59

part99 发表于 2014-4-15 09:541 D# l1 J6 @. S/ |) C
你能否具体点告诉大家你用的是什么FPGA啊? 感激不尽！

Xilinx公司最新的7系列FPGA，具体型号为XC7K410T-2FFG900！多谢啦！

dongyaming · 发表于 2014-4-15 10:56

直接用两个I2C不完了么，一个接1.8bank一个接3.3bank

ych634227759 · 发表于 2014-4-15 11:10

dongyaming 发表于 2014-4-15 10:56/ a$ x V" r9 j) \6 m3 H( ^
直接用两个I2C不完了么，一个接1.8bank一个接3.3bank

这样的话是不是对时序什么的有要求，复杂了点吧？

dongyaming · 发表于 2014-4-15 11:14

ych634227759 发表于 2014-4-15 11:100 _! F) ]$ T/ ^$ G9 L; h
这样的话是不是对时序什么的有要求，复杂了点吧？

在FPGA内复制两个I2C_MASTER，各自管理1.8V从机和3.3V从机，硬件上互不影响。

ych634227759 · 发表于 2014-4-15 14:07

dongyaming 发表于 2014-4-15 11:14+ w6 V- U. N* Z. i/ x# V& Z5 r
在FPGA内复制两个I2C_MASTER，各自管理1.8V从机和3.3V从机，硬件上互不影响。

OK！！

ych634227759 · 发表于 2014-4-15 16:18

caseyxie 发表于 2014-4-15 14:107 E+ G l6 Q0 m f
哎。。。搞个电平转换电路很难吗？" i$ o, D: w: u/ W7 D0 D; M
如果你的3.3V设备认为1.7V电压也是高电平的话，就直接连接咯！

1.8v对于3.3V设备来说肯定不是高电平啊~~

ych634227759 · 发表于 2014-4-15 18:30

caseyxie 发表于 2014-4-15 18:16
! Y0 N: v" _& J5 V! v+ e那就直接上电平转换电路！) b9 @: _& Z/ V: h6 @# ^( ?! B
不过如果1.8V设备内部是真正的OC的话，可以考虑直接3.3V上拉。不保证能上到生 ...

很可惜啊，1.8V设备内部不是OC门啊。！！

灵儿 · 发表于 2014-4-15 20:52

承接FPGA PCB layout

可做4~22层通孔，盲埋孔板，，擅长 FPGA，DDR2，DDR3,QDR，ssram，PCIE，SFP 等各种高阶高速电路板

QQ:120647853

帐号		自动登录	找回密码
密码			注册

FPGA做IIC主设备的问题

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1