找回密码
 注册
关于网站域名变更的通知
查看: 2319|回复: 22
打印 上一主题 下一主题

板子回来出现一个很奇怪的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-6-26 12:34 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
板子回来发现一个很奇怪的问题,上电前没有短路,一上电3.3V就短路,摸不着头脑,哪位大家帮忙分析一下。板子的主芯片用的是TLTERA的一个低端FPGA,BGA484封装,目前还查不到原因,望各位大侠指点。

该用户从未签到

2#
发表于 2013-6-26 13:12 | 只看该作者
不上电前将吃3.3V电的后端断开,看是3.3V电源问题还是后端问题。

该用户从未签到

3#
发表于 2013-6-26 13:35 | 只看该作者
先把你的电源贴出来吧?你这样说等于是白问了。应该是你电源哪里接错了或者封装做错了!

该用户从未签到

4#
发表于 2013-6-26 13:57 | 只看该作者
有用胆电容吗?

该用户从未签到

5#
发表于 2013-6-26 14:27 | 只看该作者
一个一个模块的拆再一个一个的加上去,从面到点就找到了哪个地方出问题了

该用户从未签到

6#
发表于 2013-6-26 14:31 | 只看该作者
“一上电3.3V就短路”,那断电后还短路吗?如果还是短路的话 估计可能是哪个位置烧掉了,那就一路路找吧,如果不短路了,那可以检查下你FPGA程序有没有逻辑错误呢

该用户从未签到

7#
发表于 2013-6-26 14:55 | 只看该作者
本帖最后由 超級狗 于 2013-6-26 16:40 编辑
/ X/ ^8 b% ~# p- Q, i, ]# E( v* n3 y, l3 l6 H4 ~; I" p) f
有可能是 I/O 衝突(I/O Conflict),沒接電前 High-Z,接電後 I/O = Low,但接到一個電源或是為 High 的 I/O,電源就被拉到地了。
" s& T  R7 Z( @9 O- h* ^: ^! k* E, ~8 p) Z: I( z4 L* G1 ?
或是反過來;沒接電前 High-Z,接電後 I/O = High,但接到一個地或是為 Low  的 I/O,電源就被拉到地了。
5 B7 s; R, ]7 N& {* u
) g* }5 [6 t+ g: ?' Z7 H3 p/ B
( W4 g  r" h) [2 y4 o{:soso_e136:}

该用户从未签到

8#
 楼主| 发表于 2013-6-26 15:57 | 只看该作者
超級狗 发表于 2013-6-26 14:55
! S1 E- c' G3 p% W: x( m有可能是 I/O 衝突(I/O Conflict),沒接電前 High-Z,接電後 I/O = Low,但接到一個電源或是為 High 的 I ...

) e' U- X) J' V/ M& r8 x电源是这样的,12V输入经过DCDC变为5V,再由LDO变为3.3V,现在实验是拿掉LDO就不会短路,接上LDO就会。把LDO拿掉,直接从稳压源供电3.3V,设置过流保护,还是一样的现象,一上电就保护了。板子上其他3.3V的模块都断开了,只剩下FPGA了,所以问题肯定定位在FPGA,很有可能就是你说的这种情况,IO上电前是高,一上电就被拉低了。

点评

能知道是哪個型號 Altera FPGA 嗎?幫忙看一下哪些管腳開機時最好不要用。^_^  发表于 2013-6-26 16:38

该用户从未签到

9#
 楼主| 发表于 2013-6-26 15:59 | 只看该作者
lidean 发表于 2013-6-26 13:12
+ m2 _9 m; N- e: i9 w+ ~% K* S3 h/ x不上电前将吃3.3V电的后端断开,看是3.3V电源问题还是后端问题。

5 Y# [6 _" R4 Q+ `$ d( z7 u% e是后端问题,不是3.3V的电源问题

该用户从未签到

10#
 楼主| 发表于 2013-6-26 16:00 | 只看该作者
补充一下:目前3块板子中,有2块板子都是同样的现象,只有1块板子是正常的。

点评

如果是 PLCC 或 QFP 這類的封裝,拔下來看一下有無防銲脫漆造成短路,檢查完除錫後重新銲回去看看。  发表于 2013-6-26 16:44
對不起!沒看到這一點,那可能不是設計上的問題。  发表于 2013-6-26 16:41

该用户从未签到

11#
 楼主| 发表于 2013-6-26 16:02 | 只看该作者
jang2lin 发表于 2013-6-26 14:31 9 u- D. u! I. b- `2 @
“一上电3.3V就短路”,那断电后还短路吗?如果还是短路的话 估计可能是哪个位置烧掉了,那就一路路找吧,如 ...
& ^$ \, y" W. t" {$ f* B  e9 J
断电后不再短路,FPGA的逻辑程序还没下呢,刚回来,先检查电压的。

该用户从未签到

12#
发表于 2013-6-26 16:04 | 只看该作者
检查FPGA IO冲突

该用户从未签到

13#
 楼主| 发表于 2013-6-26 16:05 | 只看该作者
nbhand 发表于 2013-6-26 16:04 6 ]5 M3 M+ B+ _& F  P( W
检查FPGA IO冲突
& i4 H/ v2 m8 [) Q" T
目前逻辑都没下呢,咋检查?

点评

看一下芯片資料,大部份 FPGA 邏輯沒下前管腳都是 High-Z,只有 ICP/ISP、JTAG 這類的管腳有作用,問題可能就出現在這些管腳上。  发表于 2013-6-26 16:49

该用户从未签到

14#
发表于 2013-6-26 16:48 | 只看该作者
zjg473 发表于 2013-6-26 16:05
# B2 H- J$ x$ N# w" G目前逻辑都没下呢,咋检查?

/ n( e- l, O4 E" @& J还在查吗,是短路吗?

该用户从未签到

15#
发表于 2013-6-26 20:50 | 只看该作者
不良版的LDO輸出還正常嗎?
, u) @* M8 @4 q. @( M0 m是否因為IC被LDO輸出電壓擊穿
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-23 03:00 , Processed in 0.171875 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表