找回密码
 注册
关于网站域名变更的通知
查看: 1151|回复: 24
打印 上一主题 下一主题

DDR芯片的GND管脚是否必须通孔接地

[复制链接]

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2024-11-27 18:56 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
DDR芯片在TOP层,L2层是完整的参考地平面,如果将GND管脚打1-2的盲孔接地,这样可行吗?

该用户从未签到

推荐
发表于 2024-11-29 10:02 | 只看该作者
guhcun 发表于 2024-11-29 09:36  z& G( N) R1 w8 x
这个是比较特殊的试验板,整板元件不能有插件,除了GND过孔可以是通孔,其他过孔必须盲埋孔,而且主芯片 ...

% |2 E5 y; l* @7 W% V% W; J什么叫特殊试验板,估计是你们还没有你们的客户懂的多。交流了这么久,大概信息:1. 你们可能是pcb外包公司,客户可能是大学/国企性质研究院。
% b( O6 O" e/ [; D* a2 h& J& u2. 22层板只是为了搞定ddr布线,并且ddr所有布线参考gnd。(以前接触到的研究院性质的客户都是按书本上东西来). s4 N* f' S: d: U% j4 A

  }$ {& u# Y* |6 t$ W2 L/ w% d3. DDR和CPU不在同层,那么你们客户说gnd用通孔,信号用HDI孔就是对的。8 [- ~* u2 }, D7 n6 Q* _% r

/ \9 q' z- {: V5 N6 p2 K1 U. ~4. 用了HDI孔后stub只在埋孔L2-L21部分有影响。表层的盲孔没有了。高速信号的stub影响不能忽略。厚板卡的过孔stub可以友情提醒客户。
9 l( V% C' X* i/ Z0 v8 b5.  gnd必须通孔是考虑信号返回路径:假设内部走线在L5,L1走线参考L2,L5参考L4/L6,L22走线参考L21。如果L1和L22的gnd孔用HDI,L2,L5/L6,L21这三个平面在ddr区域是完全隔离的。需要通过其他地方的通孔gnd连接,这样和信号跨平面没区别了。9 z) d9 p7 H& \1 K  ~" Y
6. 客户在高速信号方面知识比你们强。最好是听他们的,并且这种客户一般比较强势。- u8 Y4 @; l# l2 ?/ t, U
6 b5 S5 D% c/ @, `9 l6 l

点评

DDR的线序完全按照客户之前设计的板子来  详情 回复 发表于 2024-11-29 10:44
CPU引脚3000多  详情 回复 发表于 2024-11-29 10:41
EMC试验板听说过没?  详情 回复 发表于 2024-11-29 10:38

该用户从未签到

推荐
发表于 2024-11-29 08:48 | 只看该作者
guhcun 发表于 2024-11-28 19:568 `4 V% k+ g6 y3 j( {* N6 W
LPDDR5的实验板,中间层GND平面比较多,DDR走线用了6层,要求每层走DDR线都参考GND平面,因为成本不考虑 ...

, C0 |1 v; t  N. C/ W. K4 F1. 你这个回复是矛盾的啊。想要信号质量,那么对厚板卡必须要考虑stub。
( E& S9 t- Q& C1 l, U1 v2. 就你这个描述看,感觉22层只是为了ddr线。并且还有成本考虑,那你们该评估下具体方案是否合适,一般来说,LPDDR哪里用得到22层。; Z4 |- i% o1 d
3. 从信号完整性来看,高速信号的stub有时候比参考层是电源还严重。, B, J  T8 z7 x$ M1 r6 s
4. 同样,你GND用的是HDI孔。那么L20层布的完整返回路径是什么:L1参考L2。L21参考L20或者L19.但是L19/L20和L2是不通的,需要从其他地方的通孔gnd绕。并且这个通孔gnd还不在ddr区域。这个问题是不是类似信号跨平面分割了。从这个角度看,你还不如参考ddr的电源平面来的好。
+ f- L) ~' k  {4 G# f
& |& H! t. C) _9 ^5 C- W

点评

最初的完成的设计是2阶16层,按常规做法DDR信号大部分参考电源平面,交给客户后,客户又想让所有DDR必须参考地平面,客户就决定把叠层就加到22了  详情 回复 发表于 2024-11-29 09:05

该用户从未签到

推荐
 楼主| 发表于 2024-11-28 19:56 | 只看该作者
huo_xing 发表于 2024-11-28 14:36
7 D5 l4 W8 P7 {  [& J% a22层板,那板厚要到2.5mm~3mm了。DDR多少速率,太高速要考虑过孔stub。如果不在乎成本,考虑背钻工艺

* I6 a$ u1 E3 ~9 Y+ d8 ?( `- OLPDDR5的实验板,中间层GND平面比较多,DDR走线用了6层,要求每层走DDR线都参考GND平面,因为成本不考虑过孔stub,但是不确定DDR的GND管脚如果只打盲孔接地会不会影响信号质量。之前没有考虑这个问题,DDR所有的GND管脚只打盲孔接地,而且线也已经绕好等长,现在才想起里要打通孔,打通孔以后内层的信号线都要重新调整,这样很麻烦。

点评

1. 你这个回复是矛盾的啊。想要信号质量,那么对厚板卡必须要考虑stub。 2. 就你这个描述看,感觉22层只是为了ddr线。并且还有成本考虑,那你们该评估下具体方案是否合适,一般来说,LPDDR哪里用得到22层。 3. 从  详情 回复 发表于 2024-11-29 08:48

该用户从未签到

5#
发表于 2024-11-27 19:20 | 只看该作者
盲孔,通孔都可以
  • TA的每日心情
    擦汗
    2024-5-14 15:27
  • 签到天数: 1 天

    [LV.1]初来乍到

    6#
    发表于 2024-11-28 09:36 | 只看该作者
    可以,我都看过双层板的DDR2

    该用户从未签到

    7#
    发表于 2024-11-28 10:58 | 只看该作者
    本帖最后由 huo_xing 于 2024-11-28 11:00 编辑
    2 h" m" H' P2 l6 }8 G1 @7 u7 C( k9 n. L( l! |. k; |6 h5 [$ f( b; }
    信号返回总是找阻抗最小的路径。既然L2是GND,把data布线在L1和L3,那么自然是最小阻抗路径。下面有再多地平面意义也不大了。
    ) t. {6 E8 N' D8 A4 b8 F从pcb上看,用了hdi工艺,当然是为了节省布线空间。过孔还用通孔就没意义了
    % E2 W$ j5 K) V

    点评

    这个板子是2阶22层的盲埋孔设计,其中L3,5,7,16,18.20是信号层,DDR是否必须通孔?  详情 回复 发表于 2024-11-28 11:27

    该用户从未签到

    8#
     楼主| 发表于 2024-11-28 11:27 | 只看该作者
    本帖最后由 guhcun 于 2024-11-28 11:29 编辑 4 L/ w9 c# e) {0 o/ ?, {
    huo_xing 发表于 2024-11-28 10:58
    ( k% h7 c! Z1 a* u信号返回总是找阻抗最小的路径。既然L2是GND,把data布线在L1和L3,那么自然是最小阻抗路径。下面有再多地 ...
    . X  w5 p. l3 f$ u
    这个板子是2阶22层的盲埋孔设计,其中L3,5,7,16,18.20是信号层,DDR的GND管脚是否必须打通孔接地?5 P9 D3 l9 w* q' \" @8 F

    点评

    22层板,那板厚要到2.5mm~3mm了。DDR多少速率,太高速要考虑过孔stub。  详情 回复 发表于 2024-11-28 14:36

    该用户从未签到

    9#
    发表于 2024-11-28 14:36 | 只看该作者
    guhcun 发表于 2024-11-28 11:27
      g0 A% u; V2 e" K8 t' {" S这个板子是2阶22层的盲埋孔设计,其中L3,5,7,16,18.20是信号层,DDR的GND管脚是否必须打通孔接地?
    8 b( n' a! w, ]& }0 M
    22层板,那板厚要到2.5mm~3mm了。DDR多少速率,太高速要考虑过孔stub。如果不在乎成本,考虑背钻工艺
    * Y; k3 F4 N7 O% |, m0 y

    点评

    LPDDR5的实验板,中间层GND平面比较多,DDR走线用了6层,要求每层走DDR线都参考GND平面,因为成本不考虑过孔stub,但是不确定DDR的GND管脚如果只打盲孔接地会不会影响信号质量。之前没有考虑这个问题,DDR所有的GND  详情 回复 发表于 2024-11-28 19:56
    背钻我觉得就不太合适了,DDR PIN脚这么密背钻会导致钻孔间距不够,而且背钻用连接器通孔比较好,而且你这都22层2阶盲埋孔了还在乎那点工艺费用吗?那当然盲埋孔不用考虑了  详情 回复 发表于 2024-11-28 15:15
  • TA的每日心情
    慵懒
    2025-11-7 15:19
  • 签到天数: 9 天

    [LV.3]偶尔看看II

    10#
    发表于 2024-11-28 15:15 | 只看该作者
    huo_xing 发表于 2024-11-28 14:36
    ( u$ n' n8 R; Y+ w7 h8 N- V22层板,那板厚要到2.5mm~3mm了。DDR多少速率,太高速要考虑过孔stub。如果不在乎成本,考虑背钻工艺
    ! v# S7 U2 |7 E9 k! F
    背钻我觉得就不太合适了,DDR PIN脚这么密背钻会导致钻孔间距不够,而且背钻用连接器通孔比较好,而且你这都22层2阶盲埋孔了还在乎那点工艺费用吗?那当然盲埋孔不用考虑了

    点评

    什么叫布线区域太密啊。正常板卡ddr布线过孔0.2/0.4mm,要背钻的话用0.35mm的钻头足够了,这个尺寸都没超过过孔外环。 这里说考虑背钻工艺主要是针对stub来说。都用22层板和hdi工艺了,那大概率不怎么考虑成本。  详情 回复 发表于 2024-11-28 15:46
  • TA的每日心情
    慵懒
    2025-11-7 15:19
  • 签到天数: 9 天

    [LV.3]偶尔看看II

    11#
    发表于 2024-11-28 15:19 | 只看该作者
    如果布线充裕还是建议打通孔

    点评

    不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件,必须用HDI。  详情 回复 发表于 2024-11-28 15:48

    该用户从未签到

    12#
    发表于 2024-11-28 15:46 | 只看该作者
    qawsedfffrr 发表于 2024-11-28 15:15, X, E5 r0 V* e; _
    背钻我觉得就不太合适了,DDR PIN脚这么密背钻会导致钻孔间距不够,而且背钻用连接器通孔比较好,而且你 ...
    4 J( m9 e$ t, W/ d# F% i3 @# g
    什么叫布线区域太密啊。正常板卡ddr布线过孔0.2/0.4mm,要背钻的话用0.35mm的钻头足够了,这个尺寸都没超过过孔外环。* Z' H6 B( c% r( X: y7 E
    这里说考虑背钻工艺主要是针对stub来说。都用22层板和hdi工艺了,那大概率不怎么考虑成本。; X) G/ o) V  t3 w! |
    背钻不是用连接器的,严格来说是压接器件。连接要焊接的,你孔内壁都搞没了,还怎么上锡。- u, Y: }/ F5 ?- V7 u) n

    该用户从未签到

    13#
    发表于 2024-11-28 15:48 | 只看该作者
    qawsedfffrr 发表于 2024-11-28 15:19+ V! l1 Q: B, U8 L  B" q
    如果布线充裕还是建议打通孔
    % h! `! v4 g) P
    不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件,必须用HDI。
    4 i1 R: N! o1 E3 m- y
      q7 k  I$ m& I% p5 {" [! Q. G

    点评

    [attachimg]395320[/attachimg][attachimg]395321[/attachimg]  详情 回复 发表于 2024-11-28 20:15
    我指的是DDR底下放GND通孔  详情 回复 发表于 2024-11-28 17:03
  • TA的每日心情

    2025-11-20 15:25
  • 签到天数: 161 天

    [LV.7]常住居民III

    14#
    发表于 2024-11-28 16:15 | 只看该作者
    因地置宜吧。1 F0 O. [7 W0 E5 R0 q& S
    密的地方盲孔,稀的地方通孔。
  • TA的每日心情
    慵懒
    2025-11-7 15:19
  • 签到天数: 9 天

    [LV.3]偶尔看看II

    15#
    发表于 2024-11-28 17:03 | 只看该作者
    huo_xing 发表于 2024-11-28 15:48
    0 m) {5 c1 l) R# D) f不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件,必须用HDI。

    ; V$ c& w8 I2 n2 ^1 P9 q0 T, P2 t, n我指的是DDR底下放GND通孔6 E+ o2 e/ X3 ]7 i% ?

    该用户从未签到

    16#
     楼主| 发表于 2024-11-28 20:00 | 只看该作者

    1111111111111111

    本帖最后由 guhcun 于 2024-11-28 20:06 编辑 7 h* a: u$ G, Z4 q8 S
    , A  d/ R) a' P+ g. ?0 H0 l8 K
    1111111111111111

    该用户从未签到

    17#
     楼主| 发表于 2024-11-28 20:15 | 只看该作者
    huo_xing 发表于 2024-11-28 15:48
    2 k  Q( q" o' o. t9 o  O不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件,必须用HDI。

    6 M6 [+ j, Q3 v5 O6 m
    * B! t; J( n2 q

    点评

    既然是LPDDR5,那么设计策略可以改变的。 1. DATA布线在L1和L3。这样GND用HDI没问题。 2 DATA布线不考虑pcb等长,通过软件做时序匹配。 3. address布线参考电源平面就好了,不需要是gnd的。这样成本能下来很多 4  详情 回复 发表于 2024-11-29 08:56
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 06:58 , Processed in 0.171875 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表