如何避免GND铜皮只接触到一点点无盘化过孔？

觅路人 · 发表于 2024-10-22 11:42

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

以前有看到类似DRC报错：无盘化的过孔只有一点点接触铜皮，会报 “同网络间距” 的DRC。
目前我的同网络间距设置全开了，还是没报错，因为整板有太多这种过孔只一点点接触铜皮，不好找，如果有DRC报错的话，会好找。
所以，想请教大佬一下，要怎么设置？谢谢。

图1 原图

图2 问题描述

9990 · 发表于 2024-10-30 22:23

本帖最后由 9990 于 2024-10-30 22:41 编辑

把Hole to ... 都设置成ON

aarom · 发表于 2024-10-22 14:34

提示: 作者被禁止或删除内容自动屏蔽

candid · 发表于 2024-10-22 14:51

同网络的规则是不是没打开？

觅路人 · 发表于 2024-10-22 15:24

candid 发表于 2024-10-22 14:51
" s: P# j0 u4 b U4 ~. u# [9 Y: E同网络的规则是不是没打开？

打开了

觅路人 · 发表于 2024-10-22 15:36

aarom 发表于 2024-10-22 14:34( A; C& e# |. [7 [5 w) S+ X
這是BUG, 只連接一層時, 能用未連接的DRC檢查.% x, W, o7 G+ v0 B+ V4 j7 ]4 J
只要鋪了一層或連接了一層, 第二層後是這狀態, 檢查不出 ...

好的，谢谢大佬

Lucky_ABC · 发表于 2024-10-23 09:33

你这个地方没有开吧

觅路人 · 发表于 2024-10-23 10:26

Lucky_ABC 发表于 2024-10-23 09:33! A5 T ]( w u1 k) w
你这个地方没有开吧

没错，是这里，不过是17.4版本看到。大佬，知道16.6版本有没有这个设置吗？

aarom · 发表于 2024-10-23 11:08

提示: 作者被禁止或删除内容自动屏蔽

觅路人 · 发表于 2024-10-23 11:56

aarom 发表于 2024-10-23 11:08
9 l+ a* `) z' p# P: l我是原廠檔案 C:\Cadence\SPB_16.6\share\pcb\examples\board_design\cds_routed.brd 沒開沒試出來.
7 Z1 F- B5 s# H- J16 ...

大佬，我的情况是：规则设置内层铜皮离走线20mil间距，然后外径22内径12mil的GND过孔离走线8mil安全距离，然后出现了铜皮有一点点接触到无盘化的过孔，不避让也没报DRC

Ean666米乐 · 发表于 2024-10-23 15:10

坐着学习容易打瞌睡，那我应该躺着学习。学习了。

Ean666米乐 · 发表于 2024-10-23 15:16

糥糥的问一句：这个情况可不可以选择忽略？

觅路人 · 发表于 2024-10-23 15:42

Ean666米乐发表于 2024-10-23 15:16# D+ C' L3 \5 ]7 i( Z3 |# l2 Q
糥糥的问一句：这个情况可不可以选择忽略？

若出现这种情况，制板厂会问：是增加焊环制作？还是掏开铜皮处理？
其他也没收到反馈有问题。

my9527 · 发表于 2024-10-23 16:59

我也来学习了

觅路人 · 发表于 2024-10-23 17:27

Lucky_ABC 发表于 2024-10-23 09:33
( v- x5 W+ m% _2 U. k5 N4 ?) n# p2 @你这个地方没有开吧

16.6的设置找到了，也有这个设置，在下面的位置，谢谢大佬

帐号		自动登录	找回密码
密码			注册

如何避免GND铜皮只接触到一点点无盘化过孔？

EDA365欢迎您登录！

点评

点评

浏览过的版块

推荐内容 /1