|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
物理层接口芯片CS8952布线准则& N2 [% K, @4 }9 e! w
CS8952使用CMOS技术。提供一个高性能的100Base-X/10Base-T物理层(PHY)线路接口。它使自适应均衡器达到最优化的抗扰性和抗近端串扰(NEXT)性。可将接收器的应用扩展至超过160米的电缆，它结合了一个标准介质无关端口(MII)，可简便地连接微处理器EP9315的介质访问控制器(MAC)。! m) D( F8 i B3 x5 T" W9 \
以下一些PCB布线规则，将使得CS8952工作更加稳定并得到良好的EMC性能：
9 N! ?9 S$ F9 S% A, w+ n8 @使用多层电路板，至少有一个电源层，一个地层，叠层设置为：top，gnd，VCC，bottom。使用底层pcb走信号线只作为第二选择。把所有的元件都放在顶层。然而，旁路电容优选越靠近芯片越好，最好放置在CS8952下方的底层pcb上。RJ45终端元件和光纤元件可以选择放在底层。 4 O% V U8 \7 k2 c; t
4.99k的参考电阻应该越靠近RES管脚越好，把电阻另外一端使用一个过孔接到地平面。邻近的vss(85和87脚)接在电阻接地端，形成一个屏蔽。
. y" ]+ c* R) v对关键信号Tx+/-，RX+/-，RX_NRz+/-控制阻抗，作为微带传输线(差分对100欧，单线60欧)，MII信号作为68欧微带传输线。
) B4 a, t& I* X- ~$ G5 r; e d差分传输线布线应靠近(线宽间距6-8mil)，与其他走线、元件保证2个线宽的距离。TX和RX差分对布线远离彼此。必要时使用pcb的相对面。 ! ^" H9 f8 u: f2 T* f7 g
网络部分关键信号差分走线和阻抗控制的设置/ f! _9 _' @& j5 [) Y# c# k
网络部分差分线及其阻抗控制以信号Tx+/-为例。步骤如下：
6 ]# f; _* Q1 q* a( i 1.在allegro的assign diff pair菜单中选择建立差分对的信号Tx+/-，命名为TX_Pair。+ a9 }% t& e4 N M
2.按照对信号TX+/-阻抗控制要求计算差分对线宽、线距，如图4所示，选择走线层面top层，填入差分对阻抗100欧，单线阻抗60欧，得到线宽10.1mil，主要线间距8.1mil。* `1 s) g. F' b! J
3.定义差分对TX_PAIR电气约束条件：* H5 A. c6 d4 ~3 i
主要线宽，线间距：10mil/8mil；
' q; `4 ?0 V7 R) {+ O6 T 次要线宽/线间距：10mil/8mi；
* V1 Q7 b( Z3 p- g: R 线最小间距：6mil；
% E0 y/ q$ Q, \1 P7 l1 h 两条线无法走到一起时允许的线长：100mil；
- j" F) C3 h! e 两条线可允许的误差值：25mil。+ \6 k& _. P+ L! U% F" n/ \4 A/ i
4.分配差分对TX_PAIR到电气约束集，打开差分对DRC模式。 |
|
/1 
发表于 2009-7-17 01:47
收藏
淘帖
支持！
反对！