TA的每日心情 | 擦汗
2020-1-14 15:59 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
DDR2_JESD79-2F 关于clock jitter部分的疑惑
- H) u, e6 a% @8 }! w# l. p8 J
6 u8 f( \, C+ x5 [& k- a; h5 s8 M% h9 ~8 u* f
主要是关于时钟时序部分的tERR(2per), tERR (3per), tERR (4per), tERR (5per), tERR (6-10per) and tERR (11-50per)这块的理解
' r, I3 a) ` q+ k# d+ @+ c+ M9 s8 m
8 K. R4 c0 K9 R按照上图所列的公式
2 y0 b9 [% o' g1 r例如当n=2的时候，这连续两个累积的时钟周期 这个是200个连续时钟中随机选择的2个时钟，还是按1-2、2-3、3-4、... 、199-200 这样去计算的呢？
. G5 e' v- [% F7 |7 p8 s
2 j0 W( `5 R& Y* P z: f另外tERR (6-10per) and tERR (11-50per)这个也没理解的太清楚，是将tERR (6per), tERR (7per), ...tERR (9per), tERR (10per)的值这样算出来的么？
6 Z* P G5 }6 `+ Q0 |! O% [
" Z) }; v: L3 }: U1 N
9 s6 O3 O6 s6 R+ Z6 J4 X4 {另外就是公式里面的i与j的设置是按什么原则设置的呢？
- H4 f1 x% j% A# @8 z8 u+ ^2 v
% Y& s% m( L8 q" D9 A/ x为何不是终止点不直接按n，这个累积和的数量应该是n值的个数吧？ |
|
/1 
发表于 2012-5-23 08:35
收藏
淘帖
支持！
反对！