EDA365电子论坛网

标题: 高工画的MID板，上PCB，上PP,等长有几个疑问？ [打印本页]
作者: jijisix    时间: 2011-12-24 13:38
标题: 高工画的MID板，上PCB，上PP,等长有几个疑问？
本帖最后由 jijisix 于 2011-12-31 00:21 编辑 + m  I" s8 |( t6 Q* j, ]
! T. U) t' a5 e) M* C/ \! w/ X
[attach]47532[/attach] ' o7 Y% s$ E/ Y# J  u. q) K9 M$ F
DATA线：D4比D11长90个MIL，很多资料说误差为10MIL左右；
; k  p6 j+ Z. q% W6 h5 hADDRESS线：A12的一个支路比A11长250，很多资料说误差为100MIL；& S. V! u+ u. j9 _  d
时钟线比地址线A5网络短大概400，很多资料说时钟线最长；
1 k7 X& m  a8 l! G! H# j: i, L求各位大侠解释下？
1 K4 E5 f7 _: ]; Z另外数据线之间最大相差多少？5 j7 U& \( \% w, h+ G  e9 }
地址线之间每个支路最大相差多少？+ @; q8 i2 L' k$ U
本人喜欢将所有的数据线网络分一个组；本人喜欢将所有的数据线网络分一个组，这样子分对不，你们怎么分的呀 ？
1 K5 |, P" M! l2 D
作者: lio    时间: 2011-12-24 20:50
神丹快乐，圣诞大礼
作者: lio    时间: 2011-12-24 20:51
能转成ASC格式的吗
作者: jijisix    时间: 2011-12-24 21:13
谢谢，，上ASC,,

mid.asc.rar

462.01 KB, 下载次数: 568, 下载积分: 威望 -5

作者: jijisix    时间: 2011-12-24 21:18
自己顶下
作者: lio    时间: 2011-12-25 12:10
兄弟还是看不到啊0 I3 `6 D& m( n% Q# X3 j4 ^/ q
还是9.2格式的PCB啊，能转成低版本的ASC吗？
作者: teltium    时间: 2011-12-25 17:45
什么资料啊 我来看看啊 呵呵
作者: jijisix    时间: 2011-12-25 20:57
哪位前辈回答下咯···
作者: huangyi54321    时间: 2011-12-26 00:04
作者: jijisix    时间: 2011-12-26 00:09
是呀 我也纳闷 可能关系大不大 高工水平很好
作者: ngclj    时间: 2011-12-26 09:33
等长的长度差不是绝对的，要看你的器件工作在多高的时钟频率下。说的夸张一些，假如你的器件工作频率不怎么高，比如100MHz以下，那就是差个几百mil也不是问题。假如你的器件工作频率高到一定程度，恐怕要比手册推荐的长度差还要严格。
作者: caiyongsheng    时间: 2011-12-26 09:46
你这是DDR2，速率最高也就800MHz，线长差个200mil根本不会出问题，走线走成直角也没有想象的那么严重，可以说就现在的技术或者仪器根本测不出有什么影响。
作者: jimmy    时间: 2011-12-26 11:38
另外数据线之间最大相差多少？% x3 V3 Q1 a. n- V# e. t% _& o% ~
看速率而定,DDR2我们做到+/- 25mil: I9 h. n8 [9 S
7 P) v8 @6 L, ?% G8 \7 F3 f
地址线之间每个支路最大相差多少？; c  m' A+ J( K% D; T" l( [
看速率而定,DDR2我们做到+/- 100mil7 }- y: c( t' f  V& T. B
! Z2 M: V" n/ _; B8 w* L
本人喜欢将所有的数据线网络分一个组；本人喜欢将所有的数据线网络分一个组，这样子分对不，你们怎么分的呀 ？
+ u, q$ s* v1 h/ l, E' j& h4 q将低位和高位的网据线进行分开,如d0-d7,DQM0,DQS0_N,DQS0_P,每11根设为一个class
4 H: h% h' ~) |  f1 {  ]8 Y. g
作者: jijisix    时间: 2011-12-26 13:14
本帖最后由 jijisix 于 2011-12-26 13:18 编辑
; H2 w% l# K; x- S6 C8 P5 ^+ J
- y5 Y  ?  ?" T! g' U! i谢谢两位前辈，，，
作者: jijisix    时间: 2011-12-26 13:15
本帖最后由 jijisix 于 2011-12-26 13:18 编辑 ! X) }# P1 |& A4 }
jimmy 发表于 2011-12-26 11:38 7 F  I+ [3 H. y5 X0 F0 U
另外数据线之间最大相差多少？
) _; b1 g+ f0 X% k9 V看速率而定,DDR2我们做到+/- 25mil
3 i- P6 |/ h7 p1 u6 V3 p" b$ y1 e8 l
1 G# G  n5 T. c  d
谢谢各位大侠，低位分成一个类，（d0-d7,DQM0,DQS0_N,DQS0_P），总共四个类，1：这样分有什么意义吗，他们有共同的设计规则吗？你是吧这个类（数据，选通，掩模信号）都定义成等长是吧:2：然后地址和时钟一类，定义成等长？3：那为什么不干脆把数据，数据，选通，掩模信号定义成一个类，干嘛还要分高位低位的呀？
作者: zhangbao3838438    时间: 2011-12-26 17:39
学习了
作者: zhangbao3838438    时间: 2011-12-26 17:40
学习了
作者: hailang0801    时间: 2011-12-27 01:29
学习了！！
作者: dzwinner    时间: 2011-12-27 18:23
这个等长的意思你没搞清楚！！是pin pair 的长度，不是整个网络的长度。PCB 我看了，等长很好。
作者: jijisix    时间: 2011-12-27 19:15
dzwinner 发表于 2011-12-27 18:23
7 u& W0 ]7 l7 o8 ]1 S8 G这个等长的意思你没搞清楚！！是pin pair 的长度，不是整个网络的长度。PCB 我看了，等长很好。

$ x! P7 P  O$ ^; ]6 M2 n- x. C你看仔细点，A12的PIN PAIR比A11的PIN PAIR长250，整个网络有差400的
作者: dzwinner    时间: 2011-12-28 10:06
jijisix 发表于 2011-12-27 19:15 . M' |5 b7 }& D  k% b$ K
你看仔细点，A12的PIN PAIR比A11的PIN PAIR长250，整个网络有差400的

( _" f; D4 ]) t5 j; j- @% B昨天没好好看，呵呵！有个别线是没有严格等长。这样的设计没出问题？或许是经验发挥了作用，新手建议i还是按照芯片资料乖乖的等长为好。时间允许，尽量0误差，我们公司现在都是自觉0误差的（也许没必要，但大家都是这么做的）
; I& m5 m8 V7 O$ L5 z6 T时钟线走的不是很好，没有严格按差分走线，中间的那个电阻最好在打孔的地方，而不是放在一侧的分支上，时钟也没有严格等长，理论上是小于5mil。
作者: dsldsldsldsl    时间: 2011-12-28 11:21
其实对于高速PCB，CLK，DATA线的等长，主要是考虑不等长造成的延时问题，如延时导致时钟、数据不同步问题，如果走线长度误差所导致的延时不足以引起不同步，那也是没有问题的。
作者: shasha248    时间: 2012-1-5 10:13
我整到死都整不到0误差，21楼是大牛！
作者: clp783    时间: 2012-1-5 12:59
我是来围观的谢谢
作者: dzwinner    时间: 2012-1-5 17:30
本帖最后由 dzwinner 于 2012-1-5 17:32 编辑
* _% D7 z: c+ j* n3 G$ i! j
shasha248 发表于 2012-1-5 10:13
& w: O, c- _2 {/ l' y7 Q) z我整到死都整不到0误差，21楼是大牛！
. K1 W& X( D# s" Y( `5 v3 o( _) O9 w

' n1 x5 A6 `6 ~/ ~6 ?怎么不可能呢？在PADS 下调整数据线这样的单根走线，很容易调到1mil以下，对于地址线可以在router里面，选择trance的方式微调，也可以在1mil以下，我一般都是控制在10mil就结束了。
; P+ c: G. s7 k( w
1 `3 u+ Z: p6 x; E9 Y地址线

QQ截图20120105173624.gif (16.56 KB, 下载次数: 14)

QQ截图20120105173624.gif
作者: rjc    时间: 2012-1-6 10:46
恩 就是这样的`~~~~~~~~
作者: shasha248    时间: 2012-1-6 15:16
dzwinner 发表于 2012-1-5 17:30 % l' F1 `: T6 u! `! a
怎么不可能呢？在PADS 下调整数据线这样的单根走线，很容易调到1mil以下，对于地址线可以在router里面， ...
1 D0 i9 b% D* w# D& \
误差范围能调到这样很不错了，但还不是“零”误差{:soso_e120:}
作者: ai小叶    时间: 2012-1-6 16:08
很好的板子，学习
作者: ai小叶    时间: 2012-1-6 16:09
很好的板子，学习
作者: 电子开发爱好    时间: 2012-1-7 10:05
学习了!
作者: lio    时间: 2012-1-9 11:48
s上原理图
作者: alee_love    时间: 2012-2-7 14:23
没有必要零误差，绕的太厉害可能在高频的时候反而上不去
作者: shmidly    时间: 2012-2-7 14:58
这个多少版本的PADS 可以显示NET 名
作者: well    时间: 2012-2-8 09:37
PADS9.2的，可以显示网络名
作者: 挑战极限    时间: 2012-2-8 11:18
shasha248 发表于 2012-1-5 10:13 : \8 _% i7 A5 D9 K9 r- k
我整到死都整不到0误差，21楼是大牛！

, K& N' @4 P0 a# I8 J1 F& r1 r! k小弟弱弱的问一下，“0误差”你们怎么调出来？？？请指教！
作者: chenqiuhuamg    时间: 2012-2-8 11:24
学习了大侠们
作者: wenwen789    时间: 2012-2-8 17:47
DDR2 时钟线与地址线等长（200MIL）以内，每组数据线和数据控制线等长，数据线和地址线差500MIL应该是不成问题，我们这边跑396M,相当稳定
3 J% e' [0 J: M2 F
作者: huqiming588    时间: 2012-2-8 20:11
那位帮忙转个07版本的啊？谢谢！
作者: lzx848    时间: 2012-4-18 19:12
请问一下，这个MID是什么方案的？
作者: szkalwa    时间: 2012-4-19 17:34
不错！！
作者: jimmy    时间: 2012-4-20 16:41
jijisix 发表于 2011-12-26 13:15
3 }- ?5 m$ M( V) h谢谢各位大侠，低位分成一个类，（d0-d7,DQM0,DQS0_N,DQS0_P），总共四个类，1：这样分有什么意义吗，他 ...

- |: E3 ?, o% H& f4 q# O% e+ G你可以了解一下DDR2的工作方式和原理。( a9 Z/ J' D+ G7 U# u/ y" L* @/ c

+ l% d' u/ y6 L' k8 w低位和高位不分开的话，容易产生串扰。
) S4 d& C" C2 U! s" _0 I, u+ K! n
8 e# E$ Q- E- v; b4 _
作者: Murphy    时间: 2012-4-20 20:24
Mark
作者: jimmy    时间: 2012-4-21 11:41
感觉这个高工水平确实高，把结构图放在all layer层



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2