EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
随着信号上升沿时间的减小，信号频率的提高，电子产品的EMI问题，也来越受到电子工程师的重视。高速pcb设计的成功，对EMI的贡献越来越受到重视，几乎60％的EMI问题可以通过高速PCB来控制解决。" [( K _4 I, h% s4 V) @% [7 o
4 ?3 _# `( m% |- w, ]' s
1、高速信号走线屏蔽规则
9 u5 C: d i" {0 F4 ]& W1 y6 T如上图所示：在高速的PCB设计中，时钟等关键的高速信号线，则需要进行屏蔽处理，如果没有屏蔽或只屏蔽了部分，都是会造成EMI的泄漏。建议屏蔽线，每1000mil，打孔接地。
/ Q( ~) t, x1 O3 d8 `
5 _/ t: B, v- }7 t: e' o% h) c; w. X6 g! A3 e. y, B$ D; T1 D
2、高速信号的走线闭环规则
7 b/ j I9 |. D% C+ n1 I/ t 由于PCB板的密度越来越高，很多PCB layout工程师在走线的过程中，很容易出现这种失误，如下图所示： 时钟信号等高速信号网络，在多层的PCB走线的时候产生了闭环的结果，这样的闭环结果将产生环形天线，增加EMI的辐射强度。 # o% R* g: P7 d5 k; V2 E! s
3、高速信号的走线开环规则
: ]! ]1 c+ D7 M# T4 s 规则二提到高速信号的闭环会造成EMI辐射，同样的开环同样会造成EMI辐射，如下图所示： 时钟信号等高速信号网络，在多层的PCB走线的时候产生了开环的结果，这样的开环结果将产生线形天线，增加EMI的辐射强度。在设计中我们也要避免。
% c2 P7 s1 ~* ~) u: n e4、高速信号的特性阻抗连续规则
. p. ^) _/ ]2 Q 高速信号，在层与层之间切换的时候必须保证特性阻抗的连续，否则会增加EMI的辐射，如下图： 也就是：同层的布线的宽度必须连续，不同层的走线阻抗必须连续。
) F' o: X. p: A/ W3 O% s: W- K5、高速PCB设计的布线方向规则
2 t# l2 O* ?0 p, v 相邻两层间的走线必须遵循垂直走线的原则，否则会造成线间的串扰，增加EMI辐射，如下图： 相邻的布线层遵循横平竖垂的布线方向，垂直的布线可以抑制线间的串扰。
4 a: E8 Q( `# ]" ]' D; l" w! G+ R6、高速PCB设计中的拓扑结构规则
" o% n7 l4 y3 K6 \2 _. x. k$ ] 在高速PCB设计中有两个最为重要的内容，就是线路板特性阻抗的控制和多负载情况下的拓扑结构的设计。在高速的情况下，可以说拓扑结构的是否合理直接决定，产品的成功还是失败。 如上图所示，就是我们经常用到的菊花链式拓扑结构。这种拓扑结构一般用于几Mhz的情况下为益。高速的拓扑结构我们建议使用后端的星形对称结构。 ! |0 N% t3 M% `3 p8 ?
7、走线长度的谐振规则
- r2 j! B& S1 i9 M) E8 _: a
检查信号线的长度和信号的频率是否构成谐振，即当布线长度为信号波长1／4的时候的整数倍时，此布线将产生谐振，而谐振就会辐射电磁波，产生干扰。0 H: o+ a$ n4 _! u% P5 \& X
0 `+ l8 A/ @& o2 n; _8、回流路径规则 ( w& s( P* `' k' d; I- ^# K% v
所有的高速信号必须有良好的回流路径。尽可能的保证时钟等高速信号的回流路径最小。否则会极大的增加辐射，并且辐射的大小和信号路径和回流路径所包围的面积成正比。7 a5 [7 A. ?4 P- L- o7 m" s
+ m! U$ [& }/ @4 |1 X2 l4 l9、器件的退耦电容摆放规则 / V8 i1 P Z5 l* A
退耦电容的摆放的位置非常的重要。不合理的摆放位置，是根本起不到退耦的效果。退耦电容的摆放的原则是：靠近电源的管脚，并且电容的电源走线和地线所包围的面积最小。 6 L, n& `3 p5 y$ S
| 
/1 
发表于 2022-7-25 10:14
收藏
淘帖
支持！
反对！