找回密码
 注册
关于网站域名变更的通知
查看: 2454|回复: 26
打印 上一主题 下一主题

PCBlayout信号线之间做包地处理

[复制链接]
头像被屏蔽

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2024-1-22 16:04 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

推荐
发表于 2024-1-23 18:34 | 只看该作者
本帖最后由 huo_xing 于 2024-1-23 18:35 编辑
( E- w  x, z+ w9 e4 p! }% m4 U4 r+ r( I) z& P( H6 j0 z
是否包地要看pcb的,一般双面板才考虑。多层板基本不用,做了包地还影响阻抗。高速信号回流参考最近的路径。在多层板中一般信号和平面距离都在0.1mm左右,要求高的板卡会干到60um。这时信号到gnd平面距离远远小于信号到同层gnd铜皮距离。# B2 _8 Y+ z; c1 s2 {# Y. b. a
另外,在高速信号布线中一般只有布线间距要求,常规3w,板卡密时2w也可以。& s( `* g! A- ^+ M) r

该用户从未签到

推荐
发表于 2024-1-23 11:21 | 只看该作者
由於印刷電路板製程進步,線寬、線距越來越小,發生互相干擾的可能性加大。4 k$ P3 h6 e" H4 v5 K( w3 R

( c* W; t& V% ]) `連法克MTK)的方案中,都是建議要包地線的,也發生過 WiFi SDIO 的線 4 mil 太近、沒包地線,發生干擾的問題。# r; ^% @1 A5 Z- ~6 r, f1 Y5 z

* ]2 {; I/ X1 y5 |: G
$ `  z. c2 f/ O; D2 A
  • TA的每日心情
    开心
    2023-5-15 15:25
  • 签到天数: 1 天

    [LV.1]初来乍到

    推荐
    发表于 2024-1-22 16:15 | 只看该作者
    在PCB上,每个电子元件都有一个或多个地线连接,这些地线为电子元件提供了参考电平。当电流流经这些地线时,会在地线上产生电压,这就是地线噪声。如果两个接地的电路具有不同的电位,就会在地线上形成电压,驱动电流流动,从而产生电磁干扰。
  • TA的每日心情

    2024-1-30 15:51
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2024-1-22 18:03 | 只看该作者
    我们目前做的都是一层信号层一层GND参考层,uart、i2c走线之间就保持3W,没有包地处理。

    该用户从未签到

    6#
    发表于 2024-1-23 09:25 | 只看该作者
    一般不做包地
  • TA的每日心情
    开心
    2025-9-16 15:57
  • 签到天数: 242 天

    [LV.8]以坛为家I

    7#
    发表于 2024-1-23 11:44 | 只看该作者
    如果两根线平行走太长,那么两根线之间就会存在一个寄生电容,如果信号频率足够高就会通过寄生电容耦合过去。包地就是避免两根线之前产生寄生电容的可能性,但如果你的信号频率不高或者你信号线的做了低阻传输那么就不需要包地,正常走就可以了。但是如果你的信号频率都达到100M以上就需要注意了,就算包地了也要注意在地线上打足够多过孔才能起到包地效果。

    评分

    参与人数 1威望 +5 收起 理由
    超級狗 + 5 電子學好過我十倍以上的高手!

    查看全部评分

    该用户从未签到

    8#
    发表于 2024-1-23 12:53 | 只看该作者
    本帖最后由 超級狗 于 2024-1-23 13:06 编辑
    8 Y* w  A& L" m- Q3 ~9 p
    : l/ U( _. u  ~: Z7 z樓主:
    9 Z9 A' J1 B4 C* C5 p$ j; H/ K
    - y0 F9 g* R" R5 N這個
    踢哀TI)的訓練視頻看完,你就應該往生了!
    $ y; t: O( |' f
    8 s% d( u6 ]4 d2 V2 A6 k@#$%^*!..
    ....( I' X. V# ?! i6 ~4 S( s" ]

    . P9 p) L4 J# [# O) _) C不是啦!我是說功力增加十倍。

    . L3 n3 X( T9 k( h: O  ?
    ) p0 c0 b; i& @3 h6 {
    " E4 l+ `- E9 M+ V3 g

    5 T( e/ r6 t* G# _. |; qCrosstalk on PCB layouts

    9 J' M1 u4 B1 s0 r( P6 _Crosstalk on PCB layouts | 影片 | TI.com
    6 m7 |$ W$ K$ v6 u/ k: b5 H1 n- P" B% [3 D- ^% I

    Crosstalk with and without GND pour.jpg (72.04 KB, 下载次数: 6)

    Crosstalk with and without GND pour.jpg
    头像被屏蔽

    该用户从未签到

    9#
     楼主| 发表于 2024-1-23 15:43 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽
    头像被屏蔽

    该用户从未签到

    10#
     楼主| 发表于 2024-1-23 15:44 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽
    头像被屏蔽

    该用户从未签到

    11#
     楼主| 发表于 2024-1-23 15:45 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽
    头像被屏蔽

    该用户从未签到

    12#
     楼主| 发表于 2024-1-23 15:46 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽
    头像被屏蔽

    该用户从未签到

    13#
     楼主| 发表于 2024-1-23 15:47 | 只看该作者
    提示: 作者被禁止或删除 内容自动屏蔽
  • TA的每日心情
    开心
    2025-9-16 15:57
  • 签到天数: 242 天

    [LV.8]以坛为家I

    14#
    发表于 2024-1-24 09:33 | 只看该作者
    QWE4562009 发表于 2024-1-23 15:47; y& |" g' N* y( G' E. D3 i
    信号频率不高  是不高于多少才不算高?低阻传输是啥意思?线径够粗?
      U1 I) n$ e- ^5 T+ q
    信号频率多高才算高,这个不能一概而论。你只需要知道寄生电容一般都是以PF为单位,而多高算高要取决于信号的频率和受干扰信号所能接受的波动,即信号叠加干扰信号后是否会因为超过了逻辑高或者逻辑低等等。低阻传输一般就是低频信号经过有源器件把原来输出阻抗是百K或者上M转换成输出阻抗为欧级别(这是针对上升沿或者下降沿太缓导致信号识别逻辑高低出错),但如果你信号是因为过充造成逻辑电平识别错误的话那么就不是什么低阻传输而是要串联电阻来降低信号的过冲。所以一句话具体问题具体分析不能一概而论,只要你抓住了问题的根本就可以了。1.7M的信号本身频率是不高的,但是因为你的峰峰值达到了200V,那么就不能只考虑这些,这还会涉及到安规的爬电距离,那么就要严格按照爬电距离来设置线距。看你截图的线距可是远远没达到安规的爬电距离。
    / }. K( C. F* N# k3 {0 d' a
  • TA的每日心情
    奋斗
    2025-6-9 15:24
  • 签到天数: 337 天

    [LV.8]以坛为家I

    15#
    发表于 2024-3-15 17:02 | 只看该作者
    这有一篇有点旧了,但内容不错Guard Traces
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 03:49 , Processed in 0.187500 second(s), 33 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表