|
|
系列处理器是英国ARM公司设计的主流嵌入式处理器& t* ~; a2 o( [
ARM7内核是0.9MIPS/MHz的三级流水线和冯•诺伊曼结构;5 b- X2 L$ a, ~% X) s. o" J# f
ARM9内核是5级流水线,提供1.1MIPS/MHz的哈佛结构。# L& F% i0 U3 L3 N! n* u
ARM7没有MMU,ARM720T是MMU的 ,ARM9主要包括ARM9TDMI和ARM9E-S等系列ARM9是有MMU的,ARM940T只有Memory protection unit.不是一个完整的MMU。* g) ^! W5 L4 r* s1 _
ARM9的时钟频率比ARM7更高,采用哈佛结构区分了数据总线和指令总线, ARM7处理器采用3级流水线，而ARM9采用5级流水线， 5级流水线能够将每一个指令处理分配到5个时钟周期内，在每一个时钟周期内同时有5个指令在执行。在同样的加工工艺下，ARM9TDMI处理器的时钟频率是ARM7TDMI的1．8～2．2倍。指令周期的改进,
' A- ]$ |$ w0 U* b$ H- O* Q4 k6 t指令周期的改进:
; H$ l4 z" W& m2．1 loads 指令矛n stores指令
1 f5 C3 `/ ?. q) y9 d指令周期数的改进最明显的是loads指令和stores指令。从ARM7到ARM9这两条指令的执行时间减少了30％。指令周期的减少是由于ARM7和ARM9两种处理器内的两个基本的微处理结构不同所造成的。
' f3 Q0 s& K4 V; k(1)ARM9有独立的指令和数据存储器接口，允许处理器同时进行取指和读写数据。这叫作改进型哈佛结构。而ARM7只有数据存储器接口，它同时用来取指令和数据访问。' \+ X/ T% R, W) W* o K9 F& |/ n
(2)5级流水线引入了独立的存储器和写回流水线，分别用来访问存储器和将结果写回寄存器。/ J7 B2 j2 Z) |/ i. f
以上两点实现了一个周期完成loads指令和stores指令。 r% q. U+ A) |7 ^
2．2 互锁(interlocks)技术
7 Q% G t% U- H) _3 T8 C当指令需要的数据因为以前的指令没有执行完而没有准备好就会产生管道互锁。当管道互锁发生时，硬件会停止这个指令的执行，直到数据准备好为止。虽然这种技术会增加代码执行时间，但是为初期的设计者提供了巨大的方便。编译器以及汇编程序员可以通过重新设计代码的顺序或者其他方法来减少管道互锁的数量。
" m, k* s) A% q: x% x2 p/ n0 K" i2．3 分枝指令
% J! x; p& A* Y/ C0 j7 _1 v) y, \2 ~ARM9和ARM7的分枝指令周期是相同的。而且ARM9TDMI和ARM9E-S并没有对分枝指令进行预测处理。
; n I' A; T* o+ w( t6 f' HARM9结构及特点
+ O1 D5 O( B7 [8 s# B, Q% S以ARM9E-S为例介绍ARM9处理器的主要结构及其特点。
* Y4 E7 g8 X' V8 L7 i(1)32bit定点RISC处理器，改进型ARM／Thumb代码交织，增强性乘法器设计。支持实时(real-time)调试；# o8 C( m4 B5 C9 W' N7 N( d# ~
(2)片内指令和数据SRAM，而且指令和数据的存储器容量可调；
# d- I) B1 Y( @3 `& v% q# s# u(3)片内指令和数据高速缓冲器(cache)容量从4K字节到1M字节；
$ ]( Q/ U* Q+ I) A(4)设置保护单元(protcction unit)，非常适合嵌入式应用中对存储器进行分段和保护；
+ C7 i9 d5 g- a. Q(5)采用AMBA AHB总线接口，为外设提供统一的地址和数据总线；1 i* g- @& ~& ]
(6)支持外部协处理器，指令和数据总线有简单的握手信令支持；) ~, t6 |. `% v# V% N# C4 s: y" a) J3 p
(7)支持标准基本逻辑单元扫描测试方法学，而且支持BIST(built-in-self-test)；
( c3 k& v7 U& s/ V(8)支持嵌入式跟踪宏单元，支持实时跟踪指令和数据
. ]9 T i( k4 c' B/ J( x |
|
/1 
发表于 2022-3-16 10:01
收藏
淘帖
支持！
反对！