找回密码
 注册
关于网站域名变更的通知
查看: 2123|回复: 12
打印 上一主题 下一主题

请问有关DDR的各个线长的确定

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-2-19 16:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
DDR中所有的线可分为power,data,address/command,control,clock,feedback这几种,请问7 h9 b) \. G4 S% `# c
1.这些线应该怎样按先后次序确定其长度,怎样计算其长度?
/ K9 \6 A6 {5 `" R' S* b; `  S2.看到很多资料上说DQS与CLK要满足75%-125%write data vindow,这个应该怎样理解,对于实际的DQS线长度的确定,尤其是flight time,应该怎样来考虑,需要同时考虑DQS的set up time和hold time么?
% j2 }2 l' ^0 Q# w& D/ \9 W3.data线与DQS线长度基准是+-25mil,这个又是怎样来的,不要考虑读与写的基准偏差么?" q" D$ _4 T* c- r: p
4.address线又是怎样来定义?3 g+ |( y* F5 W$ f! `
感觉思绪很乱,请各位大侠帮我解惑下,谢谢,如果能附图,将不胜感激

该用户从未签到

2#
 楼主| 发表于 2009-2-20 11:12 | 只看该作者
怎么没人回答

该用户从未签到

3#
发表于 2009-2-20 12:24 | 只看该作者
1.这些线应该怎样按先后次序确定其长度,怎样计算其长度?EDA365论坛7 R1 1 ?1 h, T3 W4 D  O* q
Li :时钟和QDS是比较关键的线,先确定他们。最好是等长在100mil或者设计经验高,可以考虑多考虑一些,为什么,去看芯片手册。  z3 n, @- {6 Z
2.看到很多资料上说DQS与CLK要满足75%-125%write data vindow,这个应该怎样理解,对于实际的DQS线长度的确定,尤其是flight time,应该怎样来考虑,需要同时考虑DQS的set up time和hold time么?EDA365论坛+ , v' D/ A9 I/ L, A; b  d, k
Li:就是在时序上,CK和DQS有一定的约束,以前不经常提,是因为频率比较低,如果现在上400M的话,还是要考虑一些的。% d3 V0 P9 z/ t- |& U
3.data线与DQS线长度基准是+-25mil,这个又是怎样来的,不要考虑读与写的基准偏差么?
* p, u7 F, P+ F! ]* a0 b7 \Li: 如果你知道data线是如何采样的,你就知道为什么要这么严格要求这个参数的。# Q1 R- U- M- n& ?( s
4.address线又是怎样来定义?" j; f2 W! G; P. m
Li:如果你知道 address线是如何采样的,你就知道该怎么定义这个长度了。

评分

参与人数 1贡献 +10 收起 理由
forevercgh + 10 感谢释疑

查看全部评分

该用户从未签到

4#
 楼主| 发表于 2009-2-20 13:44 | 只看该作者
本帖最后由 hallen_jumper 于 2009-2-20 17:10 编辑 : A- }0 j* L! R+ M; N
8 R# O( N+ ?4 }  g
谢谢你的解答,如果先定clk,具体要怎么定

该用户从未签到

5#
发表于 2009-2-23 18:33 | 只看该作者
DQS是事实上的DQ参考CLK。

该用户从未签到

6#
 楼主| 发表于 2009-2-24 11:35 | 只看该作者
如图,可不可以这样理解,无论读写状态,DQ只相对与DQS上下升沿采样,在读取时,DQS 与数据信号同时生成;在写入时,在DQ 的中部选取.因为读取时,至少要保证在DQ的上升沿选取,而写时,不超过DQ的setup time,因而,需保证DQS与DQ的严格等长.
$ a; A- m# a0 U  m" ?4 i& o% A对于DQS与CLK,在写的时候,由于driver的不同,要满足一个写窗口,那tAC的规定除了芯片所固定的值,对于DQS有没有一个飞行时间的限定,如果如楼上所说,满足CLK长于DQS100mil,那是怎样的考虑3 _6 s% `/ {6 W5 P/ i* @
由上可看,clk是所有信号的一个基准,怎样的长度保证飞行有效,难道仅仅是所有线尽量等长,而不理睬其长度的多少

1.JPG (48.05 KB, 下载次数: 7)

1.JPG

该用户从未签到

7#
发表于 2009-2-24 22:38 | 只看该作者
本帖最后由 forevercgh 于 2009-2-24 22:49 编辑 - i2 a3 f2 N/ l# }" B! @

2 o/ M7 P- u. y! B# @; R坐等 liqiangln 版主释疑

该用户从未签到

8#
发表于 2009-2-25 11:33 | 只看该作者
虚心学习

该用户从未签到

9#
发表于 2011-8-29 15:15 | 只看该作者
求解释

该用户从未签到

10#
发表于 2011-9-1 18:13 | 只看该作者
读写时序不一样,但数据都是由DQS来触发,地址线与时钟是同向的读的时候也是驱动发地址,指令不一样,读的时候DQ,DQS与时钟都是同步的,因为数据已经是在内存里面的,读的时候就是一起送出;写的时候是数据不在内存里面所以是用边沿触发。DQS是参考CLK,所以只有起始点不一样,如果CLK与DQS差太远的话这个起始距离就会变长,那么这段时间就不能传其他数据整个时间轴空闲,而地址和指令一直在发的话就会引起误操作。

该用户从未签到

11#
发表于 2011-9-6 10:44 | 只看该作者
寻求大家解释:DATA,Address,CLK这几个的线长关系是怎么样的呢?有的说data<CLK<Address,有的又说DATA&Address<CLK,

该用户从未签到

12#
发表于 2011-9-6 11:08 | 只看该作者
Intel的要求很宽,都宽到cm级的了。 新手,请各位指导,谢谢!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2026-4-18 22:50 , Processed in 0.109375 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表