关于终端匹配问题

wcn312318697 · 发表于 2011-8-24 11:17

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

一直不知道为什么终端匹配的2种方法只有：源端串联匹配和终端并联匹配，今天看到一个参考资料才知道：原来大多数的器件输入阻抗很大，需要用并联电阻降低阻抗以匹配传输线阻抗，而输出阻抗很小，需要用串联阻抗来匹配。
但是，在我自己做仿真的过程中，却遇到一个问题，在终端的时候用串联匹配效果更好，波形更理想，而用并联下拉会造成电压幅值降低，虽然没了过冲，但是也将噪声容限裕量基本减没了，因此，我一直以为终端串接是个匹配的好方法，直到今天有人帮我指出。但是这就有个疑问，为什么我用的终端串接的仿真效果会更好呢？
在TOP中，激励源我用的是'high‘模式下的，驱动源与接收端直接互连时有一定的过冲，因此我尝试了用一个阻值等于传输线阻抗的电阻在终端进行了串联，发现仿真效果挺理想。过冲成功的消失了，边沿速率和电平幅值也都理想。
我又试着用终端并接（端接电阻与Z0等值）进行了仿真：发现过冲是成功消失了，但是最高电平只有差不多2/3的驱动端电平，而且噪声容限裕量已基本没有。仿真效果明显没有串接来的理想。这又是什么原因呢？？

驱动源；是BGA封装的一款IMX系列的cpu,接收端是SDR SDRAM，仿真的是它的数据线连接。

因为在公司没法上传图片，希望我的描述够清楚哈。望前辈高手们指点啊！！

帐号		自动登录	找回密码
密码			注册

关于终端匹配问题

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1