这是不是BUG?

查看数: 1528 | 评论数: 8 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2011-8-5 16:05

allegro16.3,装了最新33补丁，BGA自动FANOUT，在引第一、二排PIN时，删掉多余的VIA时有多余小方块显示，信号没加任何属性，郁闷15.X都没这问题嘞，求解答 5 j* }6 s7 R. }6 ~! Y' u' T# g% W) n8 T2 W* K : X6 Z ...

回复

PP2008 发表于 2011-8-8 11:08

不知道是不是BUG，fanout之后，如果你是只删除via保留线，并与另一线对接时，在连接处就会出现这个小框框，解决的方法就是将via和fanout时的线一并删除，再连线，就OK了

WZS_PCB 发表于 2011-8-8 10:49

不是bug

cccccc32 发表于 2011-8-8 08:53

不是bug

wangxs_song 发表于 2011-8-7 20:26

16,0就这样了，何必这么紧张呢。

minger2008 发表于 2011-8-7 01:16

郁闷，换了张板还是有这个问题唉，把两段线抓起来原地移动也解决不了

16.3不习惯，接着摸索，做图还是准备换回15.7。

cvntao 发表于 2011-8-5 22:54

没有这个问题啊，我也装了最新的hotfix，但是不存在楼主所说的问题

suiwinder 发表于 2011-8-5 19:34

刷新下试试！
难道Cadence每次都会重新写代码吗？
显然FMEA没有继承性啊。

wjl882008 发表于 2011-8-5 17:07

刷新后还有吗？
可能是把这个当作T形结点了

GMT+8, 2025-11-22 02:47 , Processed in 0.203125 second(s), 30 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册