|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
芯片设计及使用的EDA工具是个啥0 j* Z+ s2 K) _2 k) R( n0 H
芯片设计分为前端设计和后端设计,前端设计(也称逻辑设计)和后端设计(也称物理设计)并没有统一严格的界限,涉及到与工艺有关的设计就是后端设计。
$ o: L$ |. W M' B% a3 s" K9 h J' l* b5 t: Q1 z4 T6 C
% n- R& C+ H. k( u
4 `* b7 f; z' [/ s+ m8 N2 }! U" A5 b1 d
6 l; `. e7 B; r# L
- @' I4 n) t. u1. 规格制定) J) S2 u @4 e5 \, G. n
! Q( [) j9 _' L4 \* w
芯片规格,也就像功能列表一样,是客户向芯片设计公司(称为Fabless,无晶圆设计公司)提出的设计要求,包括芯片需要达到的具体功能和性能方面的要求。) C; e5 y! Q) K! `
/ j2 [2 b% l K" V
2. 详细设计
& z( Y; `( T, O. \9 N% w6 ^4 z2 b" p9 ]
Fabless根据客户提出的规格要求,拿出设计解决方案和具体实现架构,划分模块功能。
; r5 h$ a2 I4 y0 }/ S0 h5 I( J7 c% y0 |: t" L
3. HDL编码! j4 z) c) g, a0 G
: H5 _/ y5 i; q: r9 S使用硬件描述语言(VHDL,Verilog HDL,业界公司一般都是使用后者)将模块功能以代码来描述实现,也就是将实际的硬件电路功能通过HDL语言描述出来,形成RTL(寄存器传输级)代码。
, L* Z3 M( S( _! j7 b- F6 c6 o7 d- P& O
4. 仿真验证
. e2 J! K! r) P* @
# Q! z3 `6 H5 {& h$ m# q仿真验证就是检验编码设计的正确性,检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准,一切违反,不符合规格要求的,就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程,直到验证结果显示完全符合规格标准。; K. f$ K$ J' `7 }6 n2 H* q
, S* {6 }! m. S$ K4 F4 a6 _9 B
仿真验证工具Synopsys的VCS,还有cadence的NC-Verilog。- ]2 Y4 L) h" V0 P- h$ }, z
4 K% ^/ p4 R! ]% t: {% B
5. 逻辑综合Design Compiler- {+ d6 A2 D$ L+ i
* Y( B0 a$ T6 q" N1 v# @- `仿真验证通过,进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件,就是你希望综合出来的电路在面积,时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库,不同的库中,门电路基本标准单元(standard cell)的面积,时序参数是不一样的。2 g0 [. m& V0 D- D% w
5 \" U3 l( _# v' T) n+ L! h4 w所以,选用的综合库不一样,综合出来的电路在时序,面积上是有差异的。一般来说,综合完成后需要再次做仿真验证(这个也称为后仿真,之前的称为前仿真)。
& a1 j6 @# G, x j% X) |: C8 F' p4 R9 Y! j- {/ P
逻辑综合工具Synopsys的Design Compiler。
3 b* ?+ V: X( x& t; s# \: P+ D: m4 o2 K0 i5 B$ w
7 o2 s* h, a3 N' t% E" r* Y; p+ u4 \6 `0 I8 f3 A& i6 Q/ Y
6 h; d8 W$ I, l- w- ?1 I+ N
2 H) ?* o. ]/ D9 C: } H! ~! ?9 q! j, W4 G) i7 N; l
6. STA5 q2 y3 ^7 i1 K3 y. `8 F
2 F4 Z _4 S; E) zStatic Timing Analysis(STA),静态时序分析,这也属于验证范畴,它主要是在时序上对电路进行验证,检查电路是否存在建立时间(setup time)和保持时间(hold time)的违例(violation)。这个是数字电路基础知识,一个寄存器出现这两个时序违例时,是没有办法正确采样数据和输出数据的,所以以寄存器为基础的数字芯片功能肯定会出现问题。
" `2 y& T% O) x1 y' O3 P9 _5 B2 _! k3 s \5 a% H4 G
STA工具有Synopsys的Prime Time。( _& E6 c. J/ Y l( @2 f: ^
$ F* r) d! B; G! d5 _9 e
7. 形式验证, ^7 F _. W/ ~2 `0 ~) g
9 N$ \3 N- F' N1 ]/ s这也是验证范畴,它是从功能上(STA是时序上)对综合后的网表进行验证。常用的就是等价性检查方法,以功能验证后的HDL设计为参考,对比综合后的网表功能,他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。
+ c1 ?" h# z% m
7 Z m* ~) p( D+ M形式验证工具有Synopsys的Formality。
* E+ w' `. [# I2 @ U) S' M1 t
6 h! _5 z! n$ h# Q {前端设计的流程暂时写到这里。从设计程度上来讲,前端设计的结果就是得到了芯片的门级网表电路。% K$ i/ r$ b: G7 y( L
4 I8 F. X% o8 K" y; X
后端设计流程 :) R9 W& y+ }; {4 p1 R
1. DFT, q0 I5 [( e; f
+ w9 w' }- L, `. n& a
Design For Test,可测性设计。芯片内部往往都自带测试电路,DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是,在设计中插入扫描链,将非扫描单元(如寄存器)变为扫描单元。关于DFT,有些书上有详细介绍,对照图片就好理解一点。
2 `7 }; S. p, [3 T$ K( ^6 m2 y" j% @
7 B! I: S( ~2 N8 |DFT工具Synopsys的DFT Compiler4 ~2 G! T& r3 p5 Q! h! a1 U
: g- p7 V" e; x% y: J$ e
2. 布局规划(FloorPlan)
) @7 D7 L! a; `$ g4 [5 E2 g8 h, [' E
9 {- B1 F1 f8 p布局规划就是放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置,如IP模块,RAM,I/O引脚等等。布局规划能直接影响芯片最终的面积。
2 @( x! p7 S* r$ Z9 [+ j" v: h; q$ n4 G# p4 |0 I. ~2 j
工具为Synopsys的Astro
0 R) H% y* F1 [: s! B0 H0 U2 K$ m d/ K: ]. H& W
3. CTS
; N8 c9 g, d0 @% \0 Q, I1 W: Z, Q' f1 ~
Clock Tree Synthesis,时钟树综合,简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用,它的分布应该是对称式的连到各个寄存器单元,从而使时钟从同一个时钟源到达各个寄存器时,时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。
: F: C _- p1 ]; g3 u6 o c' Z: Y
7 Y4 A$ e8 v2 a; SCTS工具,Synopsys的Physical Compiler
4 z& W& B" P* I! T
) b+ ^5 t- C& m/ Z+ f6 ~4. 布线(Place & Route)/ |1 \: u0 T6 {/ b5 i8 w* G
6 W' T) V5 e* f& f" R6 X: p这里的布线就是普通信号布线了,包括各种标准单元(基本逻辑门电路)之间的走线。比如我们平常听到的0.13um工艺,或者说90nm工艺,实际上就是这里金属布线可以达到的最小宽度,从微观上看就是MOS管的沟道长度。, k2 ]# {- K4 ^9 l
. Z7 c$ g( y* B. j* Q) ?工具Synopsys的Astro9 E9 y% y- D! _1 F
. [: }8 [8 z( k, b5. 寄生参数提取
# B- J9 t5 x8 j8 B9 A9 d/ f0 T3 b) E! ]* l1 Z4 D
由于导线本身存在的电阻,相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声,串扰和反射。这些效应会产生信号完整性问题,导致信号电压波动和变化,如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证,分析信号完整性问题是非常重要的。
# w$ [* {9 o: b8 Z0 p9 ]0 J# S) W
) @' V6 w6 y4 B3 L; F2 ]- l! d- }工具Synopsys的Star-RCXT1 E) i% x; Q+ g# R) r4 h
" k1 ~4 e' O' b6 ?8 g+ [4 j' y+ f
6. 版图物理验证$ r- C w- l. L8 O( B' K4 e# M
9 S8 ?3 j, L% h, J, A) ?) G对完成布线的物理版图进行功能和时序上的验证,验证项目很多,如LVS(Layout Vs Schematic)验证,简单说,就是版图与逻辑综合后的门级电路图的对比验证;DRC(Design Rule Checking):设计规则检查,检查连线间距,连线宽度等是否满足工艺要求, ERC(Electrical Rule Checking):电气规则检查,检查短路和开路等电气 规则违例;等等。+ E5 K7 n# j: E0 I7 p
4 [/ m+ @# [1 A; i工具为Synopsys的Hercules! Y- a) t6 G1 H: r& m( O9 x
! ^0 s0 `. e4 K" d4 P, Q U7 |
实际的后端流程还包括电路功耗分析,以及随着制造工艺不断进步产生的DFM(可制造性设计)问题,在此不说了。
- p( t4 b2 H% O
4 W5 C, T: @9 M5 G物理版图验证完成也就是整个芯片设计阶段完成,下面的就是芯片制造了。物理版图以GDS II的文件格式交给芯片代工厂(称为Foundry)在晶圆硅片上做出实际的电路,再进行封装和测试,就得到了我们实际看见的芯片。5 O* _- t' u6 f& z6 g" |
% n% t! [& D& H' R+ d& O1 g- Z
0 q2 i2 B j) ]$ {
7 n8 `4 `4 e7 V. ~
8 Z. R( ^, l5 T2 V% w" q
: R# G6 q/ `1 z" @4 |+ ^- Y- b1 Z/ R( P
上图中的工具,没有一家是中国的。
8 h0 Y2 B2 `4 e! }$ }( }3 z; L$ T" G0 Z
& `! o: z: h* g1 H+ D, X
& {) }1 o% R @. m
IC设计EDA工具现状----高度垄断( A. |4 o3 [7 [* @4 W! ?
. k" W; k/ d- E( a
% Z. M$ F9 e6 Y+ XEDA行业存在高度垄断,前3家EDA公司(Synopsys、Cadence及mentor)垄断了国内芯片设计95%以上的市场,他们给客户提供完整的前后端技术解决方案。6 q2 s2 W7 `& _# x- P/ i
+ Q: {, ^% a: W. e7 C+ d% d国内IC产业发展非常迅速,IC产业出现了很多新的方向,比如IoT,AI等,而且国内芯片公司起点高,也采用了很多最新的工艺,比如16nm,12nm和7nm。新工艺和新芯片应用方向给现有EDA行业和芯片设计流程带来了新的挑战,也给中小EDA公司带来了很多新的机会,比如全芯片并行门级仿真,复杂电路的快速ECO收敛,先进工艺库的稳定性审查领域,EDA大厂在这些方面尚无成熟的解决方案,而中小EDA公司已经提供了相关解决方案。
0 l3 p4 @: S& y! M' R; Q
' ^# J7 X; I4 h! W* }9 T当前国家大力发展芯片产业也给中小EDA公司带来了新的机遇,但是国内中小EDA企业的运营环境还是不容乐观,存在人才和技术门槛两个挑战。在EDA软件研发人才方面,国内设立EDA专业的高校不太多,而且互联网和金融行业吸引了大量的软件开发人才,导致EDA软件研发人才严重不足。6 \9 o n- G- v' p p
' @7 @' ^; c0 L$ ?8 K- u% F. h : m- Z; h& e( [1 x7 @
* `, N* O" d* f0 C( R& H
) Y6 C6 v/ `, u) t6 l* Y w $ u. l* c& E( S, V8 t/ T9 G6 r
# {% U: E K- l$ l许多EDA公司不仅提供EDA软件,同时也提供IP,这个模式目前越来越流行,其中有一个重要原因是:EDA公司设计IP,可以省掉采购EDA工具的费用,直接用自己开发的EDA工具即可,从而降低成本。另外,为提高IP的性能,EDA公司可以定制开发一些EDA功能来提升IP的质量,而普通的IP公司这方面有一定欠缺。 t0 C5 o A' g; T- T" A8 A
/ I& b4 \8 p- @3 x本土EDA公司有哪些?+ ~4 M2 R3 Z8 D, S+ ?% I
' X- U0 a$ _7 A% h5 T
" R4 G' L+ C/ p. v) Q- q/ n' O
- h" l) ?1 ~$ L6 B& u3 j4 u
i7 p4 j- V! Q t! z1 j& @$ K) Q2019年3月16日,国家科学技术部党组成员、副部长李萌在北京华大九天软件有限公司(以下简称“华大九天”)考察调研中指出政府会持续关注和支持国产EDA的发展,希望并勉励华大九天在中国电子的带领下要有战略定力,坚定不移地发展好国产EDA事业。
3 Y7 V7 K+ k/ x7 |
2 X ?/ M6 J! N7 v X {作为芯片设计领域的第一环,EDA在整个集成电路产业链条中拥有重要的地位,但EDA却是我国集成电路的一大短板。
@- @" r! s |: A. o' X4 }% x' L6 D# m& f: G% W2 f* X/ M
目前,在国家及地方政府大力支持集成电路产业发展的前提下,已拥有华大九天、广立微、芯禾科技、蓝海微、九同方微、博达微、概伦电子、珂晶达、创联智软等EDA企业,但大部分以点工具为主,缺乏全面支撑产业发展的能力,存在产品不够全、与先进工艺结合存在不足、人才不足等问题。中国EDA的发展需要实现由“点”突破,向”线”、”面”发展。
# C3 k9 `% E! d7 l% }+ p
, ?/ g6 v9 F) |8 e9 D% f( m/ C当然,我国EDA厂商也在力争上游,并逐步突破国际垄断。# a* u# O9 ^$ n( p
4 O+ o" K( g, M# z! t
华大九天+ g S) I# B: q% o1 h( M
华大九天成立于2009年,其业务起步于原华大电子 “熊猫”EDA设计平台。作为CEC中国电子旗下的二级子企业,目前已经成为我国规模最大、技术最强的EDA龙头企业,也是大规模集成电路CAD国家工程研究中心依托单位,承担着国产EDA软件研发与推广的重任。% L, [0 A2 N b
3 S, R2 l' _- A% a- ] N
华大九天可以提供全流程数模混合信号芯片设计系统、SoC后端设计分析及优化解决方案、平板(FPD)全流程设计系统、 IP 以及面向晶圆制造企业的相关服务,其业务包括EDA电子设计自动化、Foundry工程服务、IP及设计服务,客户覆盖国内众多集成电路企业。
: p+ P% m! h7 z0 ~# H' d; b n0 w) g6 Y
天津蓝海微科技有限公司
1 v' P0 W0 i: ^! o& V9 @8 t天津蓝海微科技有限公司(以下简称“蓝海微”)主要方向为layout相关EDA点工具与服务,据其官方介绍,该公司在寄生参数提取、版图验证、OpenAccess平台软件开发、PDK开发与自动生成等多个领域具有独到的技术优势。+ a$ o8 c9 H; f# J! [5 ]0 d
6 g- Y7 N6 `6 S6 l: N3 S, g! d
广立微: U& ? o$ p+ J+ n6 L8 R
杭州广立微电子有限公司(以下简称“广立微”)是一家提供性能分析和良率提升方案的供应商,可以提供基于测试芯片的软、硬件系统产品以及整体解决方案,可用于高效测试芯片自动设计、高速电学测试和智能数据分析的全流程平台,利用特有的流程平台与技术方法来提高集成电路性能、良率、稳定性和产品上市速度的定制服务。3 y) C+ O+ j" j+ P
, Z, R5 J1 f4 x2 s+ R芯禾科技5 g7 c& z! V P0 ~0 } I# q
苏州芯禾电子科技有限公司(以下简称“芯禾科技”)成立于2010年, 专注电子设计自动化EDA软件、集成无源器件IPD和系统级封装SiP微系统的研发。芯禾科技致力于为半导体芯片设计公司和系统厂商提供差异化的软件产品和芯片小型化解决方案,包括高速数字设计、IC封装设计、和射频模拟混合信号设计等。8 D' H9 G; A0 n( b3 H/ \
3 c0 k4 {) H- G5 |0 U% Z3 u
成都奥卡思微电科技有限公司
4 j7 C8 j& d+ ~' b* O0 w2 M0 E成都奥卡思微电科技有限公司(以下简称“奥卡思”),奥卡思是由三位硅谷中国博士于2016年1月在硅谷创立,2018年3月落地于成都高新园区(总部),其主要业务为集成电路设计 (EDA)的研发和咨询,在验证工具方面独具特色,已推出应用于芯片设计的功能特性验证的AvEMC与全流程设计平台MegaEC。
% x9 X3 [4 i/ Z8 e# H" @
8 d. j7 b$ |' X L9 T深圳鸿芯微纳技术有限公司
+ M+ p1 @: r& X深圳鸿芯微纳技术有限公司成立于2018年1月,经营范围包括微电子超大规模集成电路芯片设计、电子设计自动化软件工具及系统开发、纳米级工艺库开发、产品设计、计算机系统技术服务、销售电子产品、经营进出口业务等,曾用名“深圳阿凡达微纳技术有限公司”,其EDA产品主要为Placement&Routing相关工具。# I/ @9 H& a/ r1 J: ^
. j, T- R( z' W0 @. U& G8 `
苏州珂晶达电子有限公司
6 ?* e' M" r- g" D: B8 [苏州珂晶达电子有限公司(以下简称“珂晶达”)成立于2011年,提供半导体器件仿真、辐射传输和效应仿真等技术领域的数值计算软件和服务,产品特色在于深入理解物理原理,并用软件高效地实现,使得能在工程实践中快速应用。
/ R; }6 {2 P# T% F" \- h9 v) }0 b8 u& \) z" n
湖北九同方微电子有限公司- L& v5 M, N" A* m/ _- }, A
湖北九同方微电子有限公司(以下简称“九同方”)成立于2011年,拥有16名留美博士核心研发团队。据其官网介绍,九同方可提供完备的IC流程设计工具,形成了IC电路原图设计、电路原理仿真(超大规模IC电路、RF电路)、3D电磁场全波仿真的IC设计全流程仿真能力。
' c& ?! b( i( c2 P5 h- Q
4 [( u- N6 N; U9 m2 k北京博达微科技有限公司; g1 b3 Y& `* E. G9 m6 o: Q
北京博达微科技有限公司(以下简称“博达微”)是器件模型、PDK 相关 EDA 工具及 AI 驱动半导体参数测试解决方案供应商。其官网显示,博达微也是全球唯一提供包含高精密参数化测试、器件建模仿真、PDK 开发与验证的完整软硬件工程服务体系。
( t' o# y# s; ]% x! B
: k C/ m& }6 |: K济南概伦电子科技有限公司
/ x/ b- ]5 I r0 f" M% W8 x& ]济南概伦电子科技有限公司(以下简称概伦)于2010年3月成立,是一家电路仿真/良率导向设计技术和半导体器件模型/噪声测试解决方案的厂商,其产品发展方向包括新一代大规模高精度仿真及设计验证平台、针对纳米级制造技术的半导体器件建模库平台及测试验证系统等,即以建模、仿真和验证为主。0 `- R( L* p+ ~! ~& W" B
3 k6 d! x% Y! R4 o/ s
杭州行芯科技有限公司# _% l c7 \1 r' I* c" s P
杭州行芯科技有限公司(以下简称“行芯科技”)是一家专注于集成电路芯片的设计软件与IP开发的高新技术创业企业,其核心团队来自于美国硅谷,致力为客户提供人工智能时代算力与能耗、芯片性能与研发能力的解决方案。% ]2 i5 U; Q/ C. @% m# H* b1 k
. z) o' \- X' i6 y高校里有研究EDA的吗?% g, w0 X$ p, O
有。
" V' x6 h. {( z+ q& l6 x: J: V* ~
0 Y+ w* [! \" B1 k" G' f3 E1 c高校里面研究EDA工具开发的有清华大学计算机系EDA研究室和复旦大学专用集成电路与系统国家重点实验室。
5 E6 G9 F# c: M, f& J y6 B" [6 l5 x6 }) e* R
清华大学计算机系 EDA 研究室成立于 70 年代初,在电子设计自动化理论、算法及系统研究方面有长期的研究历史。在高层次综合、验证和模拟,互连线规划与优化,时钟网络设计优化,电源 / 地线网络设计优化,布图规化,布局,布线和寄生参数提取等方面进行深入研究,积累了大量的研究成果和经验。在全面和系统研究的基础上形成了自己独特的研究 体系和方法。& t% J8 D$ ^, s8 s
Y1 H+ h+ ~% w2 z& N% ~7 h 7 [& O2 |# P- P9 F' W- L
" M* Y( J& \* Z: A- |% f3 ?2 u
2 @* R. z0 s Y& M$ ?/ P , |/ C- P8 y9 O* R6 m9 \
5 F2 ^ W- E9 p4 Z7 N' M国内EDA研究现状
% l3 S& U4 y D- L在中国,业内人士常说:“观华大九天的发展历程,便能看到中国EDA的发展之路。”的确,华大九天成立于2009年,其前身曾承担了重大科技攻关研发项目熊猫IC CAD系统,并因此获得国家科技进步一等奖,从而打破了当时西方发达国家对中国EDA软件的禁运。华大九天现有研发团队硕博比例超80%,拥有多名电子设计自动化专家。经过9年的自主研发,华大九天已经陆续向市场推出了二十余款自主知识产权的EDA软件,其中部分产品在业内技术处于领先水平,在国内外拥有200余家客户。华大九天作为IC CAD国家工程研究中心的依托机构见证了中国EDA的成长。' {! T2 B) k7 f5 c1 p: A
3 y9 t8 {+ X9 M) S7 p机遇总是与挑战并存,目前国内在高端EDA工具研发方面,面临着如Synopsys、Cadence和Mentor等国际EDA供应商的巨大挑战,即使是作为本土最大的EDA公司,华大九天目前也只能够提供产业所需EDA解决方案的1/3左右。
, ?7 W5 J3 P Y- n$ R
, w t% h- d) j2 ^+ K" w& c华大九天还与中科院微电子所,复旦大学等国内研究机构合作开发EDA工具,积极与国内顶尖高校合作开展“华大九天”大学计划。近年来,华大九天先后与清华大学、复旦大学、浙江大学、福州大学等国内一流高校开展了深入的人才培养计划——联合建立“华大九天实验室”,与国科大微电子学院成立企业定制研究生班“2018华大九天班”,编订相关教材,支持大学生及研究生设计大赛,为公司及行业丰富了人才的储备。# Q% B2 I5 l$ [0 L# u/ d# e8 Z
) d5 y* ]0 M, o1 U" H# e& g1 T
3月16日,国微集团(深圳)有限公司(以下简称“国微集团”)与西安电子科技大学(以下简称“西电”)联合举办西电国微EDA研究院揭牌仪式暨专家报告会。西电杨宗凯校长、中科院院士郝跃、清华大学微电子所所长魏少军、西电党委副书记杨银堂、国微集团董事会主席黄学良、总裁帅红宇、深圳鸿芯微纳有限公司总裁黄小立等到场,共同见证了西电国微EDA研究院的正式成立。
, h/ n) s" V" _) L1 J, M% G! Y
! v. J4 M7 Y$ K7 V
/ F& w5 o2 I- A' C. `- m- J" C' p* |
$ [% m6 O( u$ |+ v. d+ L" h! R+ x+ |/ k# k6 w
国内哪些高校IC设计做的好?
3 u b; p& q% T, K芯片设计方向的前10所大学:复旦大学微电子系、清华微电子、北大微电子、上海交通大学微电子、西安交通大学微电子、华中科技大学、浙江大学、东南大学、成电、西电。在这10所学校中,复旦、清华应该属于第一档次;北大、上海交大、西安交大属于第二档次。剩余高校为第三档次。
4 S3 v% k+ n' Q P6 K9 L& W" x9 r; n6 L
国家鼓励EDA发展的政策
. Y8 l3 R' p) V- i1、近日,深圳印发了《关于加快集成电路产业发展若干措施》,多措施推进深圳集成电路产业重点突破。
* h1 e; B* J. n6 ?
& T- J* f$ V" `4 M5 [) Y其中的亮点是:推出国内首个明确支持EDA研发的政策。; H2 d, f/ t) ]8 ~5 m1 A
& |( e% F5 a9 y
a. 对从事集成电路EDA设计工具研发的企业,每年给予EDA研发费用最高30%的研发资助,总额不超过3000万元。
) Z% F _1 \1 H% |# v* F- V- P9 a7 M X4 \7 _- r
b. 对集成电路设计企业购买EDA设计工具软件的,按照实际发生费用的20%给予资助,每个企业年度总额不超过300万元。( E; V( N9 ^2 i1 ^+ {
/ | j% G( m- W* F& \0 w1 @; g
2、国微技术全资子公司国微集团(深圳)有限公司(“国微深圳”)已获批国家重大科技专项,专项子课题“芯片设计全流程EDA系统开发与应用”(“该项目”)已获立项。为此,国微深圳将获得该项目资助共计约4亿元(资助),其中50%由中央财政经费资助,其余50%由深圳市政府资金支持。截止公告发布日,国微深圳已收到首批中央财政经费约7500万元。. j o8 A" G4 k. H3 \# P
" R5 \; p' c0 Q% [9 U: [0 W3、(2018年9月12日,北京)本土电子设计自动化(EDA)领军企业北京华大九天软件有限公司(华大九天)今日宣布,已完成2018年新一轮融资工作。华大九天近几年业绩成长迅速,伴随EDA在集成电路产业链中的重要战略地位日益凸显,本轮融资获得了众多投资机构的广泛青睐,最终由国家集成电路产业投资基金(“大基金”)领投,中国电子、苏州疌泉致芯、深创投、中小企业发展基金等跟投。自2017年底至今,华大九天已获得累计数亿元投资,这将极大地促进华大九天EDA及相关业务的快速发展。
- b& q9 {7 k% j& [
/ X. P& E' v! @, J8 `国内EDA产业落后原因浅析5 Y. L+ q$ g) E: V
国内IC产业发展非常迅速,IC产业出现了很多新的方向,比如IOT,AI等,而且国内芯片公司起点高,也采用了很多最新的工艺,比如16nm,12nm和7nm。新工艺和新芯片应用方向给现有EDA行业和芯片设计流程带来了新的挑战,也给中小EDA公司带来了很多新的机会,比如全芯片并行门级仿真,复杂电路的快速ECO收敛,先进工艺库的稳定性审查领域,EDA大厂在这些方面尚无成熟的解决方案,而中小EDA公司已经提供了相关解决方案。当前国家大力发展芯片产业也给中小EDA公司带来了新的机遇,但是国内中小EDA企业的运营环境还是不容乐观,存在人才和技术门槛两个挑战。; P( K2 a/ w% U0 k9 s$ C# s5 ?
2 K6 M; p' C% y: [; g; i在EDA软件研发人才方面,国内设立EDA专业的高校不太多,而且互联网和金融行业吸引了大量的软件开发人才,导致EDA软件研发人才严重不足。其次,EDA行业存在高度垄断,前3家EDA公司垄断了国内芯片设计95%以上的市场,他们给客户提供完整的前后端技术解决方案,与他们之间无法正面竞争,只能通过提供他们没有的点工具和更优质的服务来争取客户。
, y# ?, A/ }4 W$ ?% y1 Z( j& l( ?1 ?' ~7 s: `9 S7 d
在国家政策方面,建议国家制订相关政策对国产EDA产品的采购倾斜(国产EDA工具没人用是关键的原因);其次,对最新的芯片研发方向,鼓励芯片公司和风投进入EDA产业,开发具有专用领域特色的EDA产品,并且采用国家采购政策给予中小EDA公司一定财政支持;另外,对于EDA产业加强软件专利的保护,建立健康的EDA产业环境,国内的EDA产业才能和IC设计公司一同快速成长。
+ _# E- \9 H" W3 F
! \& K" `9 E N. `除了国家方面的大力扶持,国内EDA产业界迫切需要研发出可以媲美国际大厂的产品。成熟工艺的设计,对应的EDA设计软件和流程都很完善和稳定。只有在基于最先进工艺的设计中,才有可能发现流程的缺陷和潜在的产品机会。随着更多设计公司产品向高阶领域进军,这也许是国内中小EDA公司的机会。目前国内有不少中小EDA公司还是踏踏实实的在做事情,我们希望IC设计公司还是可以给予这些国内EDA公司机会,让他们可以在舞台上与国际大厂一较高下。$ C# U/ U" ^2 n5 B. K" Y/ Z A8 A
( ^4 @' M, i( M
; q# m# |/ L2 \$ v, d) e: I1 r# O
5 m. O& o6 n- i6 q+ j& C+ k0 A! Z* h' _, H
! H; Q ~0 M! h5 p6 e W! r6 [, w' J! N z& d8 X
未来EDA软件的发展方向9 o$ t, L9 v+ Y* f
云端软件和服务是未来的趋势,它有两个好处,一是软件按照服务的时间长短收费,对于客户可以节省EDA的购买费用,比如客户整个开发阶段为12个月,其中前端阶段时间8个月,后端阶段时间是4个月,那么可以购买8个月的前端设计EDA软件云服务和4个月后端实现EDA软件云服务,相比原来需要购买1年的完整前后端设计EDA软件许可,可以大大节省EDA软件的许可费用;二、对于EDA软件公司来说,提供EDA云服务也能有效的防止软件盗版的发生,推进了软件的正版化;不过数据安全问题仍然是云服务的突出问题,公有云无法满足客户的数据安全的要求,这个尚待完善。% n$ D' a" m) C& D+ i
2 C1 m3 W& k' J+ a不过这确实是EDA软件的使用模式的未来方向,从按照软件使用付费转为按照服务质量进行付费。云端服务的最大阻碍就在于EDA行业的高度垄断,大的EDA公司应该是不太愿意采用这种方式。不过对于公司内部的私有云方式,有可能是他们可以接受的。, V5 R% X4 d& |
4 x6 _( J1 ^& b, D6 x芯片敏捷设计也是一个主要方向。根据算法和软件需求定义芯片架构,结合模版元编程(Meta-Programming)和高层次综合(HLS)的设计方法,快速设计、快速迭代,打造性能更优的工业制造专用芯片。据了解,高层次抽象(HLS)技术,可以直接将高层次抽象代码,例如C++等综合成网表,因此可以极大的缩短芯片研发的周期。( R: o" O! e- k# l7 P) N
1 b) e8 t. `' k! M; |9 i
同时利用图灵完备的模板编程,让芯片变得高度可配置化,快速适应各种场景。值得一提的是,芯片敏捷设计(Agile Development)是最近国际芯片巨头AMD、英伟达、高通等公司都在深入拓展的领域,也是过去一年中,美国最顶尖的政府研究机构-国防高等研究计划部(DARPA)重点资助的方向。
2 `3 b7 t) k i9 C0 S
- Y8 K0 q; u" `" }4 p) X/ Z
7 C* P/ J/ p( X |
|