|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
前言：
0 A: y4 Q$ k w7 d随着物联网时代来临，全球终端电子产品渐渐走向多功能整合及低功耗设计，因而使得可将多颗裸晶整合在单一封装中的SIP技术日益受到关注。除了既有的封测大厂积极扩大SIP制造产能外，晶圆代工业者与IC基板厂也竞相投入此一技术，以满足市场需求。# v2 j; \" c* A$ g1 @% L% E* E. {
3 {+ u- G+ e5 s0 t7 h4 v& u
早前，苹果发布了最新的apple watch手表，里面用到SIP封装芯片，从尺寸和性能上为新手表增色不少。而芯片发展从一味追求功耗下降及性能提升(摩尔定律)，转向更加务实的满足市场的需求(超越摩尔定律)。5 W% M( z5 g: [
( u$ B% q1 _- s/ ?9 {( F本文从五个方面来剖析SIP封装工艺，从而让大家看懂SIP封装的真正用途。( v3 J( y/ e3 l3 T5 ~- v
% Q# d" ?1 `3 W: ~0 T+ Y一、SIP产品封装介绍 D; j1 C1 N4 K4 W( u
6 U0 q9 a# {# B9 \8 F N# U0 H什么是SIP?4 Z0 D- t4 f) T. j/ l6 a
; i9 d: q* C, c1 ]" Y3 k$ pSiP模组是一个功能齐全的子系统，它将一个或多个IC芯片及被动元件整合在一个封装中。此IC芯片(采用不同的技术：CMOS、BiCMOS、GaAs等)是Wire bonding芯片或Flipchip芯片，贴装在Leadfream、Substrate或LTCC基板上。被动元器件如RLC及滤波器(SAW/BAW/Balun等)以分离式被动元件、整合性被动元件或嵌入式被动元件的方式整合在一个模组中。5 P2 r8 D" o/ L8 X3 x
4 ]/ c5 \% s2 T( a9 [0 e
什么情况下采用SIP ?) }; J; C- c1 p1 w6 @& g; k* |
7 H4 V+ o; R) [3 q& G
当产品功能越来越多，同时电路板空间布局受限，无法再设计更多元件和电路时，设计者会将此PCB板功能连带各种有源或无源元件集成在一种IC芯片上，以完成对整个产品的设计，即SIP应用。
+ r0 V& J4 l1 q' F$ |, E8 W, }) k
# z& ^1 c. c7 M) V0 tSIP优点9 R0 r- {3 m! y8 D# [8 }( J9 s) u3 q
$ k' X1 M0 V3 B! h! c1、尺寸小
! b" X+ v' y9 H+ E4 f在相同的功能上，SIP模组将多种芯片集成在一起，相对独立封装的IC更能节省PCB的空间。
U% _: c; T: T; E7 d
( k( d; ^; _+ h- W; L2、时间快
* g1 S* ~) H% L5 e7 J$ Y2 [SIP模组板身是一个系统或子系统，用在更大的系统中，调试阶段能更快的完成预测及预审。
0 G3 ^& M* V4 z4 L5 J
+ B3 U, x/ x$ I b4 Q3、成本低
& ?+ q+ ?) z7 d, L5 N5 s. ?SIP模组价格虽比单个零件昂贵，然而PCB空间缩小，低故障率、低测试成本及简化系统设计，使总体成本减少。) _) z" e9 a0 [! W
: x$ X1 x/ f+ A0 o5 H- P2 b4、高生产效率
: J9 J( \+ Q9 d6 k! I% F8 L通过SIP里整合分离被动元件，降低不良率，从而提高整体产品的成品率。模组采用高阶的IC封装工艺，减少系统故障率。
9 f3 s( w9 a5 ^2 T" _ E. E7 b! ^( y
5、简化系统设计' G4 m, u4 f7 y! I6 G. e$ f& c
SIP将复杂的电路融入模组中，降低PCB电路设计的复杂性。SIP模组提供快速更换功能，让系统设计人员轻易加入所需功能。
4 n5 |+ N' J2 r( I$ R
; W7 b0 B% n4 L: g2 P6、简化系统测试" X+ U/ g3 H/ @, Q/ k
SIP模组出货前已经过测试，减少整机系统测试时间。
/ v% R: ^3 H# O# m. u" [* A; z/ v o
7、简化物流管理& p O0 @9 y' O! L. A! R
SIP模组能够减少仓库备料的项目及数量，简化生产的步骤。- n" y4 `7 R4 d# j" z
% ], H8 g7 N, p% nSIP工艺流程划分
+ w v0 ]+ r n2 D! ^2 F
! d. `. A0 F+ G" u1 M5 USIP封装制程按照芯片与基板的连接方式可分为引线键合封装和倒装焊两种。" ^% h" I8 m& T: d) _, O
引线键合封装工艺2 q# E2 b2 U$ n" x
倒装焊工艺流程
; p( D& D! T+ p+ v2 s2 l X" v) }# u2 u; O9 |3 p
引线键合封装工艺所需原料和设备9 @! q1 \/ h! ~
/ S7 Q, O$ z$ |" q" G
引线封装工艺产品结构4 v8 J7 ^ o% J+ }: a
$ Q7 h/ ] ?- M. X$ s% \' n! i7 B
倒装工艺产品结构
4 \+ _1 F! t$ D' p: S% C" I. T0 @0 B# U0 d
SIP导入流程3 Y7 d9 k5 O# D4 @$ i$ S( o% H2 q
8 H& k, @5 ], L% x2 ]
q5 J j2 D) c# M) \& o二、SIP工艺解析7 B% o3 g4 Q" J8 S" t [+ t
8 j) u9 L, b% X: j
引线键合封装工艺工序介绍& ^* k; ~: @/ E' I4 V
' R3 f V1 g$ x
圆片减薄7 V' G6 _( v9 L) r. B4 K) ~/ l
为保持一定的可操持性，Foundry出来的圆厚度一般在700um左右。封测厂必须将其研磨减薄，才适用于切割、组装，一般需要研磨到200um左右，一些叠die结构的memory封装则需研磨到50um以下。
M# F" ]# U* F* B U6 ~( ~% d* I1 ^+ P2 D
2 s/ f; a+ Q) Z圆片切割
2 m+ L9 F a9 D, O+ A7 q( } t2 |圆片减薄后，可以进行划片，划片前需要将晶元粘贴在蓝膜上，通过sawwing工序，将wafer切成一个 一个 独立的Dice。目前主要有两种方式：刀片切割和激光切割。; E- U. x* k& z5 |4 {, [1 ?
+ E" H( }3 E% \$ L$ w! {0 w
芯片粘结& p* K- X: f2 W1 M0 x8 [
贴装的方式可以是用软焊料(指Pb-Sn合金，尤其是含Sn的合金)、Au—Si低共熔合金等焊接到基板上，在塑料封装中最常用的方法是使用聚合物粘结剂粘贴到金属框架上。
0 \; W. h/ J N. w5 h& p
( `+ f8 A8 v1 W0 x w
# C/ `2 P; F) Z9 X$ N: e引线键合' ]0 G* l5 b1 E" s
在塑料封装中使用的引线主要是金线，其直径一般0.025mm～0.032mm。引线的长度常在1.5mm～3mm之间，而弧圈的高度可比芯片所在平面高0.75mm。键合技术有热压焊、热超声焊等。# ?7 m: j+ y9 M3 {4 {. ]
1 y# w/ O* }0 G/ O4 z M等离子清洗4 ]+ ~4 F4 A9 v* ]6 S8 G
清洗的重要作用之一是提高膜的附着力。等离子体处理后的基体表面，会留下一层含氯化物的灰色物质，可用溶液去掉。同时清洗也有利于改善表面黏着性。( L: h4 k# Y5 p8 g3 T
% p$ l& s' h+ Q5 c1 t& r, o6 k1 D) F& O" E# k
液态密封剂灌封
+ @, o1 _$ Y! s1 j+ `# f将已贴装好芯片并完成引线键合的框架带置于模具中，将塑封料的预成型块在预热炉中加热，并进行注塑。+ J0 `- f6 ?6 C2 ^5 `/ o* j
8 R7 |" u- l2 a+ O' L# h% V U
装配焊料球1 ?8 W! F; W& @6 n. l" s+ Y- m! X
目前业内采用的植球方法有两种：“锡膏”+“锡球”和“助焊膏”+“锡球”。
$ O& h! K7 U% I8 h+ Q) M
1 [% \9 |. i4 `( [/ D% {(1)“锡膏”+“锡球”/ J m+ k6 K- x7 Z: q4 E
具体做法就是先把锡膏印刷到BGA的焊盘上，再用植球机或丝网印刷在上面加上一定大小的锡球。
( j8 }+ K* y# L( W& b
3 L$ T/ X1 a% m(2)“助焊膏”+“锡球”
T) w& S/ j& V* E5 Q“助焊膏”+“锡球”是用助焊膏来代替锡膏的角色。
" ^+ \ M# F6 I1 e9 X* N
, F( }0 L/ X8 `2 u$ I; e* x4 r) S, n! w; l& X1 q& M8 ^2 w9 Z
表面打标
, A% k. M5 O* J& B# `8 i9 T4 l打标就是在封装模块的顶表面印上去不掉的、字迹清楚的字母和标识，包括制造商的信息、国家、器件代码等，主要介绍激光印码。 T4 l2 O- q9 g) I. c( U' P+ l
* Z: s- e" \* q3 f+ E. V+ Z$ d0 E7 K( {' x
+ S2 P [% N1 y5 K2 K: A8 Q" G分离
9 ]8 Y3 A* q; {1 a为了提高生产效率和节约材料，大多数SIP的组装工作都是以阵列组合的方式进行，在完成模塑与测试工序以后进行划分，分割成为单个的器件。划分分割主要采用冲压工艺。/ K+ ]. _6 h; K+ E& u% h! l- M
5 J& S: Z- }( m8 @* z
测试# W- p7 F' |- t* C; f& R
它利用测试设备(Testing Equipment)以及自动分选器(Handler)，测定封装IC的电气特性，把良品、不良品区分开来;对某些产品，还要根据测试结果进行良品的分级。% D7 ]' Q: Z8 d0 f5 V
测试按功能可分为DC测试(直流特性)、AC测试(交流特性或timing特性)及FT测试(逻辑功能测试)三大类。同时还有一些辅助工序，如BT老化、插入、拔出、实装测试、电容充放电测试等。
4 B/ A8 I* `( U( {0 x
# B3 Q. ^# b( r, Z
" ~1 t, i" d8 u5 P$ |. C+ ]1 O包装9 V0 |- |& y/ |3 m; u
主要目的是保证运输过程中的产品安全，及长期存放时的产品可靠性。
6 ~' C* O, A9 o
9 m4 g9 S' x6 a3 C6 h对包装材料的强度、重量、温湿度特性、抗静电性能都有一定的要求。主要材料有Tray盘，抗静电袋，干燥剂、湿度卡，纸箱等。包装完毕后，直接入库或按照要求装箱后直接发货给客户。
$ G ` o3 p [5 ~: R1 a5 B% e4 S* N0 S- g& p" f. e
" n- C4 e+ M3 Z: ?* }倒装焊封装工艺工序介绍
% |. P4 K7 }/ D E- c
! h. o2 y4 e. J; P; a/ u焊盘再分布
# u. i, b: X% C$ W' d0 _7 f! G为了增加引线间距并满足倒装焊工艺的要求，需要对芯片的引线进行再分布。3 G4 ?/ \9 p( v
" @3 F6 H% S! ^0 f: ` k! n$ i8 w
制作凸点. m' |- |* O; u; h4 c* B
焊盘再分布完成之后，需要在芯片上的焊盘添加凸点，焊料凸点制作技术可采用电镀法、化学镀法、蒸发法、置球法和焊膏印尽4法。目前仍以电镀法最为广泛，其次是焊膏印刷法。- b! ~ v+ d {, s
" @- [% h: S7 |: n7 Z
电镀法添加焊料凸点的工艺流程: a$ Z2 w8 \4 E r3 T
1 P, o, A4 |9 U4 }9 y( j' f印刷法添加焊料凸点的工艺流程
, T3 R6 A6 I+ M- j6 B# i+ I
! X+ c, q" A( G5 E# n) `& z( P5 \' i倒装键合、下填充0 N* g* c6 q) d3 x+ A0 p
: y4 k" i8 b" I5 g1 D在整个芯片键合表面按栅阵形状布置好焊料凸点后，芯片以倒扣方式安装在封装基板上，通过凸点与基板上的焊盘实现电气连接，取代了WB和TAB在周边布置端子的连接方式。倒装键合完毕后，在芯片与基板间用环氧树脂进行填充，可以减少施加在凸点上的热应力和机械应力，比不进行填充的可靠性提高了l到2个数量级。1 M4 Y' M- X% j- M) @* i# d
% I$ O( ]. ?9 |+ N2 F* w% y
其他工序与引线键合工艺工序一致
+ m0 H7 U/ N7 J" E. a# R( [
6 v0 \ @2 C8 X( K% a5 J# u3 o" x三、SMT生产工艺挑战' v' `- m& P& Q' _; X
N! K3 s+ @3 Y7 i
元件小型化- H, {5 i( q9 f. \2 w& M2 W
0201 Chip元件逐步淘汰$ u) p4 `. {+ E9 ]1 {- R3 t# b$ i6 d2 K
随着产品集成化程度越来越高，产品小型化趋势不可避免，因此0201元件在芯片级制造领域受到微型化发展趋势，将被逐步淘汰。7 P. O+ A6 k! H+ n
5 \8 H% ?. N7 i$ k) e
01005 Chip元件普及; z* u. I0 l( |3 s! r5 W
随着苹果i-watch的面世，SIP的空间设计受到挑战，伴随苹果，三星等移动设备的高标要求，01005 chip元件开始普遍应用在芯片级制造领域。3 K h) `& T- z# z* J2 f
+ o" {3 w; m# Q8 u
公制0201 Chip元件开始推广+ W2 L$ \. K* n- \6 `3 s2 \1 U
SIP工艺的发展，要求元件板身必须小型化，随着集成的功能越来越多，PCB承载的功能将逐步转移到SIP芯片上，这就要求SIP在满足功能的前提下，还能降尺寸控制在合理范围，由此催生出0201元件的推广与应用。, K( G* c5 N7 }# A$ ?) u( s
4 f3 ~7 q4 C1 `" M$ E$ U% B
元件密集化* F A* V7 d( d6 }
Chip元件密集化+ C5 | W5 M8 E; k1 o: U2 \
( ^6 |8 k/ d6 W6 p7 l }. J
随着SIP元件的推广，SIP封装所需元件数量和种类越来越多，在尺寸受限或不变的前提下，要求单位面积内元件密集程度必须增加。1 d" q* Q7 C& `8 B
6 w- h6 [% m, ? ?! J
贴片精度高精化: w( i- k1 Y1 E& A. R2 i
SIP板身元件尺寸小，密度高，数量多，传统贴片机配置难以满足其贴片要求，因此需要精度更高的贴片设备，才能满足其工艺要求。 r$ P3 U$ q% p% _
/ y3 B# H- W3 L
工艺要求越来越趋于极限化2 X- D& J! A) u1 i4 ~8 @
SIP工艺板身就是系统集成化的结晶，但是随着元件小型化和布局的密集化程度越来越高，势必度传统工艺提出挑战，印刷，贴片，回流面临前所未有的工艺挑战，因此需要工艺管控界限向着6 Sigma靠近，以提高良率。6 e: v% J! O. J# }) T" J
x3 s3 h1 x f3 f b8 @ N- X异形元件处理4 W/ l1 U- X; T& `. `
6 _: M$ j: Q2 k! pSocket / 层叠型等异形元件
) p- p- J L+ T8 l. q+ L* F0 A! j因便携式产品的不断发展，功能集成越来越多，势必要求在原SIP工艺基础上，增加更多功能模块，传统的电容电阻已无法满足多功能集成化要求，因此需要引入异形元件进行扩展，因此如何在精密化的集成基板上，进行异形元件的贴装，给工艺带来不小挑战，这就要求设备精度高，稳定性好，处理更智能化方可满足。
; A2 ~# Y. E9 |6 B& V0 c
! G5 W( }3 F! R& S0 x成本' L2 D2 U2 V( t& d
前期投入大，回报周期长，工艺复杂，人工成本高，产品良率低，耗损大。需要大型，稳定，利润率较大的项目方能支撑SIP技术的持续运行。
6 T7 K' z- i4 ] P A% N% b' `8 b0 @
四、SIP发展趋势; w. t4 J% E4 k
0 ]5 X2 R( Y( {3 m7 c1 B& r6 ?
多样化，复杂化，密集化$ E" x3 n: R4 I9 R B, O
* A D- V& U4 _8 A g( tSIP集成化越来越复杂，元件种类越来越多
0 `2 p! [% B& K2 e) I- c8 y: N
% B8 \8 j) U' a( p- x6 E球间距越来越小，开始采用铜柱代替锡球。
9 f# V: m7 G8 L1 u% D
; S7 b5 n6 ], i) h- W多功能化，技术前沿化，低成本化& t4 o& g; }0 K: `) U$ B& D
( L& n/ `. R* C" k1 ]0 |' e( V新技术，多功能应用最前沿; m1 f' \) |9 e- |5 q3 O% ~( t
( |$ q; i/ Y6 c8 U8 c
工艺成熟，成板下降
0 A* V1 P5 q6 N( i" f: g
) r1 i8 I' Z! k" B五、工艺难点
7 d% T3 V' J* N+ c清洗) x8 T; M: u% |8 L- y+ @
定制清洗设备、清洗溶液要求、清洗参数验证、清洗标准制定 W8 q4 w. `3 r( W9 F9 `) N/ y
! `/ }& X* y. q: V
植球
% Z* e/ g" T5 g# E) I植球设备选择、植球球径要求、球体共面性检查、BGA测试、助焊剂残留要求$ T6 p, s- X$ e1 E9 T, T$ @0 V
* j0 b) V+ S7 K0 J结论：* _" O, z- x3 j. R! B
SIP技术是一项先进的系统集成和封装技术，与其它封装技术相比较，SIP技术具有一系列独特的技术优势，满足了当今电子产品更轻、更小和更薄的发展需求，在微电子领域具有广阔的应用市场和发展前景。。此外，国际上至今尚没有制定出SIP技术的统一标准，在一定程度妨碍了SIP技术的推广应用。由此可见，未来SIP技术的发展还面临着一系列的问题和挑战，有待于软件、IC、封装、材料和设备等专业厂家密切合作，共同发展和提升SIP技术。
* q! r; I* |* Y2 f+ i" m/ X' O |
|
/1 
发表于 2021-6-9 09:44
收藏
淘帖
支持！
反对！