PCB板线长和频率的关系

limiao · 发表于 2024-12-3 14:02

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

PCB线长和频率有关系吗？如果板子长度是在线长的几倍上，是不是就会有谐振啊，请问下大家，谢谢

kingweison · 发表于 2024-12-3 15:00

:P:P

limiao · 发表于 2024-12-3 16:50

感谢。那长度会影响射频性能吗。除了影响插损，其实对S11是不影响的是吧

qawsedfffrr · 发表于 2024-12-4 15:49

有，当传输线长度达到某个频率1/4波长就会产生谐振。S参数上的谐振点频率就是对应着走线长度，所以无论多长的走线在S参数上都有会谐振点，理论上只要你扫的频率足够大多短的走线都会有谐振点

qawsedfffrr · 发表于 2024-12-4 16:08

limiao 发表于 2024-12-3 16:50
) D% |# ~1 o7 X# M9 X感谢。那长度会影响射频性能吗。除了影响插损，其实对S11是不影响的是吧

过长的传输线不当当说对射频信号有影响，而是只要是在这个导体上传输的信号都有影响，只是看影响的程度大小。长度会影响导体损耗会影响插损，回损，这只是针对你的情况而已实际还有很多因素。

limiao · 发表于 2024-12-4 16:29

qawsedfffrr 发表于 2024-12-4 16:08
+ l6 g1 _5 C- E" G. J2 W# m( K过长的传输线不当当说对射频信号有影响，而是只要是在这个导体上传输的信号都有影响，只是看影响的程度大 ...

嗯，我回损都挺好的，到40G都是-20左右，但是在32G插损就有一个小坑，不是长的谐振点。我在想是不是我板子长度和频率之间引起的谐振，用300/板子长度14.67mm=20G左右，不是在32G的小坑，就搞不懂这个小坑怎么来的了

qawsedfffrr · 发表于 2024-12-5 09:39

limiao 发表于 2024-12-4 16:296 V( x+ U+ V6 [% {6 K. a0 I) w
嗯，我回损都挺好的，到40G都是-20左右，但是在32G插损就有一个小坑，不是长的谐振点。我在想是不是我板 ...

前1、2个谐振点会相对准确，往后的谐振点会偏离对不上，除非用理想的传输导线那就会每间隔一定的频率对应一样的谐振点。当传输线延迟等于1/4信号周期S11峰峰值达到最大，当传输线延迟等于1/2信号周期S11峰峰值达到最小，自己可以算一下。例如这个信号频率奈奎斯特是1Ghz，1Ghz对应时间就是1ns,然后在对应到指定的叠层用SI9000算单位长度延迟，假设这个叠层下单位长度延迟是144.113 ps/in ，那就用这个数去算1ns下这个叠层的长度是多少这样就是对应这个叠层情况下对应的1Ghz谐振频点。

qawsedfffrr · 发表于 2024-12-5 09:43

limiao 发表于 2024-12-4 16:29: M0 }1 ^2 `/ }
嗯，我回损都挺好的，到40G都是-20左右，但是在32G插损就有一个小坑，不是长的谐振点。我在想是不是我板 ...

第一个谐振点往往是比较准的，如果你算出来的谐振点不对大概率是你没算对这个谐振点的频率。

pcb设计worker · 发表于 2024-12-5 10:01

qawsedfffrr 发表于 2024-12-4 15:49& h, D- k8 H, y% A
有，当传输线长度达到某个频率1/4波长就会产生谐振。S参数上的谐振点频率就是对应着走线长度，所以无论多长 ...

您好，刚好我们遇到一个问题。GMSL2信号，速率6Gbps，他的波长是100mm，我们板子有一路的走线是差不多25mm，也就是1/4波长。这一路肯定不是最长走线，但是去实验室测量插损和回损，总是最差的。请问是否和这个1/4波长有关呢。网上查了一下1/4波长会产生天线效应，导致辐射强度最大。他确实会影响回损和插损质量吗？

qawsedfffrr · 发表于 2024-12-5 10:14

pcb设计worker 发表于 2024-12-5 10:01
2 E) L% |) Y/ q$ V' A您好，刚好我们遇到一个问题。GMSL2信号，速率6Gbps，他的波长是100mm，我们板子有一路的走线是差不多25m ...

你可以看一下我上面的回复，用ADS搭一个仿真环境出来看看能不能匹配上你的情况。或者用我上面说的方法计算看和你实测的第一个谐振点符不符合。最好就是用仿真把环境搭出来拟合仿真结合和实际情况是差不多一样的那你就有办法很对症下药的解决这个问题，否则你要一直打板试。因为1/4波长它的回损是最大的。在回损上某个频点凸起来，对应插损的频点会塌下去，也就是反射情况很严重的频点这个情况下这个频点对外辐射厉害应该也合理。如果要规避掉这个频率辐射，那就是适当的绕一下走线，当然这只是口说，最好还是做个仿真验证不然也是徒劳。

qawsedfffrr · 发表于 2024-12-5 11:12

pcb设计worker 发表于 2024-12-5 10:01# E# W; g* h- ^! `
您好，刚好我们遇到一个问题。GMSL2信号，速率6Gbps，他的波长是100mm，我们板子有一路的走线是差不多25m ...

如果能够确定到就是因为这个长度刚好对应上你这个6Gbps的奈奎斯特频率，那就把走线拉长或缩短来规避掉这个频率点以减小。还有我仔细看了一下你的问题，你说是这个信号在整个传输路径中的某一段走线达到25mm？这个是要看整个传输路径的长度而不是看其中一段传输线长度的。S参数差，那这个事情就是不是一句半句能说明白要具体到仿真验证里面。

pcb设计worker · 发表于 2024-12-6 09:51

qawsedfffrr 发表于 2024-12-5 10:140 u" y; ~% v6 B$ }* x
你可以看一下我上面的回复，用ADS搭一个仿真环境出来看看能不能匹配上你的情况。或者用我上面说的方法计 ...

好的，谢谢

aarom · 发表于 2024-12-11 14:16

提示: 作者被禁止或删除内容自动屏蔽

layout2009 · 发表于 2024-12-12 09:13

看看先

帐号		自动登录	找回密码
密码			注册

PCB板线长和频率的关系

EDA365欢迎您登录！

点评

点评

点评

点评

点评

点评

点评

浏览过的版块

推荐内容 /1