BB Via layer separation 设定

hebenshe · 发表于 2020-7-15 17:00

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 hebenshe 于 2020-7-15 17:02 编辑

截图的这个设定是检查哪些，有知道的同行麻烦告知下，谢谢

somethingabc · 发表于 2020-7-15 18:18

bb via=blind/buried via ,盲埋孔

hebenshe · 发表于 2020-7-16 09:47

somethingabc 发表于 2020-7-15 18:18; K& i6 A& z6 R. R* K% d
bb via=blind/buried via ,盲埋孔

我知道是盲埋孔，关键不知道这个设定是干什么用，想咨询下有没有设置这个设定的？

l224 · 发表于 2020-8-29 18:14

我也遇到了这个问题，会影响相邻两层的BB VIA（比如1-4的BBVIA和5-8的BB-VIA）间距不足时DRC的显示，具体可以参看这个链接
https://community.cadence.com/cadence_technology_forums/f/pcb-design/36949/minimum-blind-buried-via-gap-l1-l2-and-l11-l12

但是很奇怪的是，有些板子不设置这个，也不会报错，还没搞清楚是什么原因

夏目0125 · 发表于 2021-3-22 16:57

同问！！！！！！！！

帐号		自动登录	找回密码
密码			注册

BB Via layer separation 设定

EDA365欢迎您登录！

点评

浏览过的版块

推荐内容 /1