CPU频率上不去，Layout阶段最有可能出现的问题在什么方面？

原帖由 cmos 于 2008-5-22 17:38 发表 * B+ A6 }$ {1 K* {
data ,address和clock之间的等长关系不对。预留误差过大， 是板仿的问题，和你无关。

原帖由 aesther 于 2008-5-26 11:21 发表 $ Y$ t1 a% t* B- A

6 f: {; S0 Q/ o6 J1 r1 a& V7 X' |/ y1 F9 I
那你认为和接地有关系么

原帖由 allen 于 2008-5-26 21:50 发表
! |$ R5 i$ {. S( K
( ^  l+ Z8 m5 Z. l4 T$ K不是没有可能，电源地处理不好也可能会导致CPU频率上不去，CPU频率上去了，功耗肯定增加，在我们的电脑主板里，通常需要加压才能超频，就是这个道理，不过对于你的问题，这种可能性比较小。
$ T) g3 l$ i9 I! ]除了2楼说的时序问题， ...

原帖由 aesther 于 2008-5-29 12:25 发表
$ u; h# O1 I+ E0 P0 d1 t2 \& S9 ~: X+ W2 T

$ i4 q( ?" i, q" A- Y6 Z2 g3 z那相比之下那个更关键？

原帖由 cmos 于 2008-5-29 14:44 发表
( E4 Q/ |6 N4 \2 a7 B& u4 D那就要看波形的电平是多少了，芯片管脚供电的电平是可测得。理论上可能会影响时序的可能在于，电平无法达到足够的高，比如3.3v达不到输出的2V以上，地干扰大于0.8V,这个情况极少吧，因为你是数字电路。