请教三态缓冲器输出高低电平问题

xuyan1995 · 发表于 2020-6-28 19:38

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

如图，电路描述如下：OE使能，输入悬空，输出接上拉电阻， 1.上电测试，在输入端悬空情况下，输出端测得低电平，但实际输出端是上拉的，而且OE脚是使能的；
2.改进电路，在输入端加上上拉电阻，上电测试，当输入端由高电平变为低电平时，输出端也由高电平变为低电平。
问题：1中为什么输出端是低电平？是因为OE使能情况下，输入端是悬空，处于不定状态？
请教各位

ColdDew · 发表于 2020-6-28 22:32

74LVC224A是一个CMOS器件，CMOS器件引脚不允许悬空，悬空为不定态，必须接加上拉或者下拉电阻。如果是TTL器件就不一样了，TTL器件引脚悬空是高电平。

xuyan1995 · 发表于 2020-6-29 09:16

ColdDew 发表于 2020-6-28 22:32$ R( l6 ?4 r& u4 F
74LVC224A是一个CMOS器件，CMOS器件引脚不允许悬空，悬空为不定态，必须接加上拉或者下拉电阻。如果是TTL器 ...

感谢楼主的解答

帐号		自动登录	找回密码
密码			注册

请教三态缓冲器输出高低电平问题

EDA365欢迎您登录！

点评

浏览过的版块

推荐内容 /1